平成12年4月1日発行（毎月1回1日発行）第37巻　第4号　通巻 第427号

パソコン/メモリ/インターフェース…

エレクトロニクス用語辞典 III

トランジスタ技術 2000年4月号　別冊付録

CQ出版社

トラ技用語辞典プロジェクト

● 企画の主旨

トランジスタ技術（以下，トラ技）は，エレクトロニクス界の発展とともに，多くの電子系エンジニアやエレクトロニクス技術を探究する一般読者に愛読されてきました．

一方で，エレクトロニクスを学び始める人たちにとって，トラ技の内容は複雑・多様化した専門用語がならび，難解な印象をもつことと思います．

トラ技の記事には，学校の教科書には掲載されていないような，現場技術者たちが実戦で使う専門用語や業界関係者が使う用語などが多く使われていますから，難解で閉鎖的な印象を持つのも無理からぬことかもしれません．

このような状況に対し，今日的なエレクトロニクス用語辞典を望む声が読者から多数よせられています．この用語辞典プロジェクトは，これら読者の要望に応えるものです．

ただし，これで完璧というわけではありません．盛り込めなかった用語や，掲載にいたらなかった分類も多数あります．

これらについても盛り込むべく，今後も用語辞典を発展・充実していきたいと考えておりますので，今後ともトラ技のご愛読ならびにご鞭撻のほど，よろしくお願い申しあげます．

● 謝辞

用語辞典の編纂にあたり，説明を引用させていただいた原典の各著者，ならびに用語解説をご執筆いただいた筆者各位に謝意を表します．〈編集部〉

● お断り


本書はお気付きの方も多いと思いますが，1999年「トランジスタ技術」4月号特集として編集しました「エレクトロニクス用語辞典Ⅲ」のリメイク版です．


フレッシャーズのために身近に使えるポケット・サイズ用語辞典として用意したものです．


擦り切れるまでご活用いただければ幸いです．

パソコン/メモリ/インターフェース…

エレクトロニクス用語辞典 III









エレクトロニクス用語辞典 Ⅲ　目次

索引　エレクトロニクス用語辞典 III

【T】

【U】

【V】

【W】

【X】

【Z】

【ギリシャ文字】

【あ・ア】

●凡例●

・同義語　［同］→PnP
・参考　［参］→BIOSセットアップ
・対語　［対］→メモリ・マップドI/O
❶エレクトロニクス用語辞典I参照
❷エレクトロニクス用語辞典II参照

表紙撮影／(株)コア
イラスト／神崎真理子

第1章

x86系マイクロセッサと関連技術
パソコン用マイクロプロセッサ

吉田 功/渡辺 明禎/宇仁 茂義

x86系16ビット・マイクロプロセッサ

● **8086**(はちまるはちろく)

i8086(**写真1-1**).インテル社が1978年に発表した16ビット・アーキテクチャのマイクロプロセッサである.1981年に登場したIBM-PCには,i8086のデータ・バスを8ビット化したi8088が採用された.これが世界的なヒット製品となり,現在ではPC/AT互換機として発展し,世界標準となっている.

インテル社のおもなパソコン用マイクロプロセッサの仕様を**表1-1**に示す.

命令セットは8ビット・マイクロプロセッサ i8080の上位互換である.i8080に対し著しい処理速度の向上,1Mバイトのメモリ空間の管理,命令群の充実などが特徴である.**表1-2**はおもなパソコン用マイクロプロセッサの機能比較である.

● **8088**(はちまるはちはち)

i8088.i8086のデータ・バスを8ビット化したインテル社のマイクロプロセッサである.データ・バスの幅は半分だが,アドレス・バスの幅は同じである.機能的には8086と同等だが,データ・バス幅が狭いぶん動作速度が遅い.

● **V30**(ぶいさんじゅう)

日本電気が作ったi8086とピン互換のマイクロプロセッサである.型名はμPD70116.同一クロックではi8086より少し高速に動作する.必要とするシステム・クロックのデューティ比が違うので,完全な互換品ではない.また,8ビット・マイクロプロセッサi8080のコードを実行できる機能ももっている.

日本電気が独自に開発した8086上位互換の16ビット・マイクロプロセッサ.サブ・データ・バスなどの拡張機能により,8086より高速に動作した.



〈写真1-1〉 x86系マイクロプロセッサの始祖i8086
(写真は8MHz版の8086-2)

〈表1-1〉インテル社のパソコン用マイクロプロセッサの仕様

	8086	80286	386DX	486DX	Pentium	Pentium Pro	Pentium II	単位など
アーキテクチャ	8086	80286	386	386	386	386	386	
	16	16	32	32	32	32	32	ビット
出荷年	1978	1984	1986	1989	1993	1995	1997	年
データ・バス	8, 16	16	16, 32	32	64	64	64	ビット
論理アドレス	―	1 G	64T	64T	64T	64T	64T	バイト
物理アドレス	1 M	16 M	4 G	4 G	4 G	4 G	4 G	バイト
セグメント	64 K	64 K	4 G	4 G	4 G	4 G	4 G	バイト
動作周波数	5～10	6～12	12～33	25～100	66～233	150～200	233～450	MHz
プロセス技術	3	1.5	1.5	1.0 0.8	0.5 0.35	0.35	0.35 0.25	μm
パッケージ	DIP 40	PGA, LCC 68	PGA, QFP 132	PGA, QFP 168	PGA, TCP 273, 296	デュアル・キャビティ PGA387	SECC 242	ピン
ソケット名				ソケット1	ソケット4 ソケット5 ソケット7	ソケット8	スロット1 スロット2	

● **80186**(はちまるいちはちろく)

8086-2をベースにクロック・ジェネレータ，DMAC，PIC，PITなどの周辺機能をワンチップに集積したインテル社の16ビット・マイクロプロセッサ．物理および論理メモリ空間は8086と同じ1Mバイトである．

● **80286**(はちまるにいはちろく)

i80286．1982年に発表(出荷は1984年)されたi80286は，IBM-PC/ATに搭載された．i8086互換モード(リアル・モード)と，16Mバ

イトのアドレス空間が扱えるプロテクト・モードをもっていた．プロテクト・モードは，現在でも使われている386アーキテクチャの元になるもので，仮想記憶をサポートしていた．

x86系32ビット・マイクロプロセッサ

● **80386**(はちまるさんはちろく)

[同] →386DX

後に製品名を386DXに変更した．

● **386DX**

i80386，i386，Intel 386DX．

リアル・モードに加え，32ビット・アーキテクチャをもつモード(プロテクト・モード)と，プロテクト・モードの下で動く8086互換モード(仮想86モード)をもっていた．この32ビット・アーキテクチャは，現在(Pentium)でも大きく変わっていないアークテクチャである．

80286の後継32ビット・マイクロプロセッサ．外部データ・バス幅が16ビット版は386SX，32ビット版は386DXである．

浮動小数点演算機能は別売のコプロセッサi387DXを外付けする．

● **386SX**

Intel 386SX．i80386の廉価版32ビット・マイクロプロセッサ．i80386の外部データ・バスを16ビット化し，最大物理メモリ・アドレス空間を386DXの4Gバイトから16Mバイトに制約した．浮動小数点演算機能は別売のコプロセッサi387SXを外付けする．

386SXの発売により，i80386は386DXと名称を変更した．

● **486DX**

i80486，i486，Intel 486DX．後に製品名を486DXに変更した．

ライト・スルー方式の1次キャッシュを8Kバイト内蔵し，5段のパイプライン構造と，命令実行を一部ワイヤード・ロジック化して高速化することで，1命令をほぼ1クロックで実行できる性能をもっている．また，i386では外付けだった浮動小数点演算プロセッサを内蔵した．

インテル社が1989年に発表したi386の次世代32ビット・マイクロプロセッサ．浮動小数点コプロセッサを内蔵し，内部キャッシュを内蔵した．一つの命令の実行に必要とする最低クロック数をi386の4クロックに対して1クロックに高速化した．

● **i80486**

[同] →486DX

● **486SX**

i80486の廉価版．i80486の外部データ・バスを16ビット化し，最大物理メモリ・アドレス空間を16Mバイトに制約し，浮動小数点演算ユニットを外した．浮動小数点演算機能は別売のコプロセッサi487SXを外付けする．

486SXの発売により，i80486は486DXと名称を変更した．

● **486DX2**

Intel DX2．マイクロプロセッサ内部に外部クロック周波数を元に2

倍のクロックを発生する回路をもつ486DXである．外部クロックが33 MHzならば，マイクロプロセッサ内部は66 MHzで動作する．

倍速マイクロプロセッサ．周辺デバイスの高速化は高価になるので，外部クロックはそのままとし，内部クロックだけを2倍にし，コスト・アップを抑えながらシステム全体の性能を上げた．このころからCPUの動作速度に周辺デバイスがついていけず，このような倍速技術が一般的になった．

● 486DX4

Intel DX4．486DX2のクロック倍率を3倍にしたもの．外部クロックが33 MHzならば，内部クロックは約100 MHzで動作する．

内部キャッシュ・メモリは，486DXやDX2のライト・スルー方式からライト・バック方式に変更された．

486DXや486DX2の電源電圧は5 Vだったが，DX4は3.3 Vのため，486DX2とピン配列などは同じでも単純に差し替えて使用することはできない．

インテル社が1994年に発売したクロック倍率2倍または3倍に設定可能な486DX．動作クロックは最大100 MHzである．低消費電力化のため電源電圧は5 Vではなく3.3 Vである．この頃からCPUの低消費電力化のために，動作電圧が5 Vより小さくなった．

486DXやDX2の内蔵キャッシュ・サイズは8 Kバイトだったが，DX4では16 Kバイト．

● スタンダードAm486DX4(standard Am486DX4)

AMD社の486互換マイクロプロセッサ．1次キャッシュの動作はライト・スルー方式で，容量は8 Kバイトである．ソケット1のインテル486DXとピン配置が上位互換だが，電源電圧は3.3 V，動作周波数は供給クロックの2倍または3倍で，最大120 MHzである．

● エンハンストAm486DX4(enhanced Am486DX4)

AMD社の486互換マイクロプロセッサ．1次キャッシュの動作をライト・スルーまたはライト・バック方式に選択でき，容量は8 Kバイトである．

ソケット1のインテル486DXとピン配置が上位互換だが，電源電圧は3.3 V，動作周波数は供給クロックの2倍または3倍で，最大120 MHzである．

● Am5x86(エー・エムごエックスはちろく)

インテルDX4とピン互換でソケット3用のマイクロプロセッサ．外部バス・クロックが33 MHz，クロック倍率が3または4倍に設定でき，最大133 MHzの動作クロックで動く．当時はPentium 75 MHz相当のパフォーマンスをもつといわれた．

インテル486DXの上位互換マイクロプロセッサである．電源電圧は3.3 Vであり，486DXや486DX2のソケットにさして使うには電源電圧と一部のピン接続を変換するための通称「下駄」といわれる変換ソケットが必要である．

● Am486DX5

AMD社の486互換マイクロプロセッサ．旧称Am5x86-P75である．

〈表1-2〉各社のパソコン用マイクロプロセッサの機能比較

名称など	命令実行形式	メーカ	演算バス幅［ビット］
i8086/-1/-2	x86	インテル	16
V30/V30H	x86	日本電気	16
i80286	x86	インテル	16
i80386SX	x86	インテル	32
i80386DX	x86	インテル	32
i486SX	x86	インテル	32
i486DX	x86	インテル	32
i486DX2	x86	インテル	32
i486DX4	x86	インテル	32
Am486DX5	x86	AMD	32
Cx5x86 PR100～120 MHz	x86	サイリックス	32
K5 PR75～166 MHz	RISC変換	AMD	32
Cx6x86 PR120～200 MHz	x86	サイリックス	32
Pentium 60～200 MHz	x86	インテル	32
WinChip C6 180～240 MHz	RISC変換，MMX命令	IDT	32
AMD-K6 166～300 MHz	RISC変換，MMX命令	AMD	32
6x86MX PR166～266 MHz	x86，MMX命令	サイリックス	32
MMX Pentium 166～233 MHz	x86，MMX命令	インテル	32
MⅡ 233～333 MHz	x86，MMXFP命令	サイリックス	32
WinChip-2 200～240 MHz	RISC変換，3D Now!，MMX	IDT	32
K6-2 266～400 MHz	RISC変換，3D Now!，MMX	AMD	32
Celeron 266～300 MHz	RISC変換，MMX	インテル	32
Celeron 300A～400 MHz	RISC変換 MMX	インテル	32
Pentium Pro 150～200 MHz	RISC変換	インテル	32
Pentium Ⅱ 200～300 MHz	RISC変換，MMX	インテル	32
Pentium Ⅱ 350～450 MHz	RISC変換，MMX	インテル	32
Pentium Ⅱ Xeon 400～450 MHz	RISC変換 MMX	インテル	32

注▶(1)サイリックス社はナショナル・セミコンダクター社の傘下にある．
(2)L1キャッシュのサイズ表示は命令/データ，/のないものは統合型キャッシュである．

データ・バス幅［ビット］	アドレス・バス幅［ビット］	外部バス・クロック［MHz］	内部クロック倍数	L1キャッシュ［バイト］	L2キャッシュ［バイト］	浮動小数点演算
16	20	5, 8, 10	1	無	無	無
16	20	8, 16	1	無	無	無
16	24	8, 10, 12	1	無	無	無
16	24	16, 20, 25, 33	1	無	無	無
32	32	20, 25, 33	1	無	無	無
32	32	16, 20, 25, 33	1	8K	無	無
32	32	25, 33, 50	1	8K	無	有
32	32	20, 25, 33	2	8K	無	有
32	32	25, 33	2, 3	16K	無	有
32	32	25, 33, 40	3, 4	16K	無	有
32	32	33, 40, 50	2, 3	16K	無	有
64	32	50, 60, 66	1.5～2.5	16K/8K	無	有
64	32	60, 66	2～3	16K	無	有
64	32	50, 60, 66	1～3	8K/8K	無	有
64	32	60, 66	3～4.5	32K/32K	無	有
64	32	66	2.5～4.5	32K/32K	無	有
64	32	60～83	2～3.5	64K	無	有
64	32	66	2.5～3.5	16K/16K	無	有
64	32	66	3～4	64K	無	有
64	32	60～100	2～4	32K/32K	無	有
64	32	66, 100	3～4	32K/32K	無	有
64	32	66	4～4.5	16K/16K	無	有
64	32	66	4.5～6	16K/16K	128K	有
64	32	60, 66	2.5～3.5	8K/8K	256K～1M	有
64	32	66	3～5	16K/16K	512K	有
64	32	100	3.5～4.5	16K/16K	512K	有
64	32	100	4～4.5	16K/16K	512K～2M	有

内部クロック倍数は3または4で内部動作クロックは最大133 MHzである．

● **TI486DX4**

テキサス・インスツルメンツ社の486互換マイクロプロセッサ．1次

キャッシュはライト・バック動作可能であり，容量は8Kバイトである．電源電圧は3.45 Vで，内部動作クロックは最大100 MHzである．

● **Cx486DLC，Cx486SLC**

i386とピン互換のマイクロプロセッサ．Cyrix（サイリックス）社の製品である．内部にキャッシュ・メモリを搭載しているので，i486相当のパフォーマンスをもつ．Cx486DLCはi386DX相当，Cx486SLCはi386SX相当である．

● **Cx5x86**

i486DXと上位ピン互換のサイリックス社のマイクロプロセッサ．内部動作クロックは供給クロックの2または3倍に設定できる．1次キャッシュはライト・バック動作が可能で，容量は16 Kバイトである．6ステージのパイプラインなどが特徴である．電源電圧3.45 Vで動作する．

● **Élan SC310**

Am386SXLVをコアにPC/AT互換PCシステムをワンチップ化したAMD社のマイクロプロセッサ．208ピンPQFPに，メモリ制御，消費電力管理，16450UART，ISAバス，RTCなどを内蔵している．電源電圧は3.3 V，動作周波数は25 M/33 MHzである．

● **Élan SC400**

Am486をコアにPC/AT互換PCシステムをワンチップ化したAMD社のマイクロプロセッサ．292ピンPBGAに，メモリ制御，消費電力管理，LCD制御，UART，IrDA，RTCなどを内蔵している．電源電圧は3.3 V，動作周波数は33 M/66 MHzである．

● **ODP486**(Over Drive Processor)

486DX2に始まった内部動作クロック倍速技術を応用したマイクロプロセッサ．内部は外部クロックの2倍速で動作する．浮動小数点コプロセッサ用ソケットに挿入すると，本体のマイクロプロセッサが停止し，ODPが代わって動作する．486SXを搭載したマザー・ボードのコプロセッサ・ソケットに実装して使うことが多かった．

● **DX4 ODP**

ODP486の3倍速版．

● **DX4 ODPR**(Over Drive Processor for Replacement)

ODP486がコプロセッサ・ソケットで動作する倍速プロセッサであるのに対し，ODPR486はCPUソケットで動作する．本体CPUを抜き，ODPRと差し替えて使う．

● **Pentium**(ペンティアム)

486DX2の後継として，1993年にインテルが発表したスーパースケーラ方式を採用した32ビット・マイクロプロセッサ．64ビットに拡張された外部データ・バス，パイプラインを利用した2命令同時実行，分岐予測などの機能により高速処理を実現した．トランジスタ数は約320万．

当初発表された60 M/66 MHz版は，0.8 μm BiCMOSプロセス・ルールで製造されており，製造コストが高かった．しかし，その後発表されたP54C(90 M～120 MHz) ではプロセス・ルールが0.6 μmとなり，コストや消費電力の低減が達成された．その後，0.35 μmプロセス・ル

ールのP54CSが登場し，クロック周波数は200 MHzとなった．

後継製品であるPentium Processor with MMX Technologyと区別するために，従来のPentiumをPentium Classicと呼ぶこともある．

外部バス幅は64ビットだが，CPUアーキテクチャは386と同じ32ビット・アーキテクチャである．

2倍になったバス幅を生かすため，スーパースケーラを使うことで高速化している．内蔵キャッシュ・メモリは8Kバイト×2のハーバード・アーキテクチャを採用している．

● **Pentium Pro**（ペンティアム・プロ）

インテル社が1995年に発表した32ビットRISC型マイクロプロセッサ．開発コード名はP6．1次キャッシュ16Kバイト，2次キャッシュ256K～1Mバイトを1パッケージ内に搭載している．五つの命令を同時に実行できる分散処理，12段階の分岐予測などの機能を搭載し，高速化した．しかし，動作が32ビットに特化されていたり，Pentium IIの発売によりあまり使われなくなった．

マイクロプロセッサ内部に1次キャッシュ・メモリと2次キャッシュ・メモリを搭載し，CPUクロックと同じ速度（150M～200 MHz）で動作する．また，RISC型の実行コアをもち命令をRISC命令に変換して実行する．

● **Pentium MMX**（Pentium Prosessor with MMX Technology）

1996年に発表されたMMXテクノロジを初めて搭載したマイクロプロセッサ．通称“MMX”“P55C”．

従来のPentium（P54C）と比べるとピン数や形状は同じだが，電源関係が変更され，コア部分の電圧（2.8 V）と，入出力部分の電圧（3.3 V）の2種類の電圧が必要なソケット7用である．

「MMXテクノロジPentium」の通称．MMX Pentiumともいう．MMXと呼ばれるマルチメディア処理命令を追加したPentiumプロセッサ．画像処理などを高速に実行することができる．Pentiumと同じソケット7に実装可能だが，CPUコアの電圧が異なる．

● **P24T**

Pentium ODP for 486の開発コード名．

● **P54C**

動作クロック120 MHzまでのPentiumの開発コード名．

● **P54CS**

動作クロック120 MHz以上のPentiumの開発コード名．P54Cの低消費電力化を進めた．

● **P55C**

MMX Pentiumのマイクロプロセッサの開発コード名．

● **Pentium II**

インテル社が1997年に発表した32ビット・マイクロプロセッサ．開発コード名はKlamath．Pentium Proのアーキテクチャをベースに，1次キャッシュの増加（32Kバイト），MMX命令の追加，16ビット・コードの実行性能の改良などを行った．

CPUとともにSECC内に同梱された2次キャッシュ用バースト

SRAMは512Kバイトで，CPUコアの1/2の動作クロックで動作する．0.25 μmのプロセス技術で製造された450 MHz版まで登場している．

箱形のパッケージで，ICソケットではなくカードエッジ・コネクタ「スロット1」を使う．パッケージの内部には基板が入っており，いままでのマイクロプロセッサと同じような四角いパッケージのコア部分と，512Kバイトの2次キャッシュ用メモリ・チップが乗っている．1次キャッシュは16Kバイト×2のハーバード・アーキテクチャであり，コア内部に搭載されている．

● **Pentium Ⅱ Xeon**（ペンティアム・ツー・ジーオン）

インテル社が1998年に発表した，ワーク・ステーションやサーバ向けの高性能32ビット・マイクロプロセッサ．基本アーキテクチャはPentium Ⅱとほぼ同じであるが，2次キャッシュを大容量化している．ベース・クロックは100 MHzでスロット2を使用．

Pentium Ⅱとは異なり，スロット2という新しい規格のコネクタを使ったマイクロプロセッサで，CPUの内部クロックと同じ速度で動作する512K～1Mバイトの2次キャッシュを内蔵し，400～450 MHzで動作する．

ラインナップを**表1-3**に示す．

● **Pentium ODP for 486**

P24T．インテル486用のODP．内部構成はPentiumのコアとほぼ同じだが，1次キャッシュは32Kバイト，内部動作クロックは供給クロックの2.5倍である．

235ピンPGAなので，ソケット1の486には使えない．動作周波数63 MHz版と83 MHz版があった．

● **Pentium ODP for Pentium**

Pentium用のODP．60～100 MHzのPentiumを120 M～166 MHz

〈表1-3〉CeleronとXeonのラインナップ

製品名	動作周波数［MHz］	外部クロック［MHz］	クロック倍率	2次キャッシュ［Kバイト］	コネクタ形状	プロセス［μm］
Celeron 266	266	66	4.0	0	スロット1，ソケット370	0.25
Celeron 300	300	66	4.5	0	スロット1，ソケット370	0.25
Celeron 300A	300	66	4.5	128	スロット1，ソケット370	0.25
Celeron 333	333	66	5.0	128	スロット1，ソケット370	0.25
Celeron 366	366	66	5.5	128	スロット1，ソケット370	0.25
Celeron 400	400	66	6.0	128	スロット1，ソケット370	0.25
Xeon 400	400	100	4.0	518	スロット2	0.25
	400	100	4.0	1024	スロット2	0.25
Xeon 450	450	100	4.5	512	スロット2	0.25

へグレードアップする．ソケット4/5/7用がある．

● **MMX Technology Pentium ODP**

MMX機能のない初期のPemtiumの高速化とMMX化を図るODP．75～166 MHzの旧Pentiumを2.5～3倍速のレートで，125～200 MHzへアップグレードする．ソケット5/7用がある．

● **Celeron**(セレロン)

インテル社が1998年に発表した32ビット・マイクロプロセッサ．Pentium IIの2次キャッシュを除くか，容量を小さくして低コスト化を図った．パッケージは当初SEPPだけだったが，最近PPGA版も発売された．クロック・アップ耐性が極めて高いことで有名．

Celeron266と同300は，スロット1用の廉価版マイクロプロセッサである．Pentium IIとの違いは，2次キャッシュを内蔵していないことと，動作クロックが266 M/300 MHzとやや遅くなっていることである．

戦略モデルのためPentium MMXより安価に価格設定されている．

Celeron300Aと同333は，Celeron266や同300に128 Kバイトの2次キャッシュを搭載したマイクロプロセッサである．2次キャッシュ・メモリを搭載しているのでCeleron266や300より高速である．また，この2次キャッシュ・メモリはCPUの内部クロックと同等の速度で動く．ラインナップを**表1-3**に示す．

● **K5**

AMD社が開発したピン・レベルでPentium互換のRISC型マイクロプロセッサ．五つの実行ユニットを使って，同時に四つのx86命令をRISC命令に変換できる．同一クロックの場合，Pentiumより1.3倍以上高速である．

● **K6，K6-2，K6D2**(けいろく，けいろくダッシュツー；K6 Dash 2)

Pentium MMXとピン互換(ソケット7)のマイクロプロセッサである．K6-2はK6に“3D Now!”と呼ばれるマルチメディア向けの命令が追加されていて，最適化されたプログラムを使うことでPentium MMXを越える処理能力を得ることができる．また，266～400 MHz版までのラインナップがあり，PC100に対応している製品もある．**表1-4**にラインナップを示す．

名称	コア電圧 [V]	I/O電圧 [V]	外部バス [MHz]	倍率
K6-166	2.9	3.3	66	2.5
K6-200	2.9	3.3	66	3.0
K6-233	2.9	3.3	66	3.5
K6-266	2.2	3.3	66	4.0
K6-300	2.2	3.45	66	4.5
K6-2-266	2.2	3.3	66	4.0
K6-2-300	2.2	3.3	66，100	4.5，3.0
K6-2-333	2.2	3.3	66，95	5.0，3.5
K6-2-350	2.2	3.3	100	3.5
K6-2-366	2.2	3.3	66	5.5
K6-2-380	2.2	3.3	95	4.0
K6-2-400	2.2	3.3	66，100	4.0，6.0

〈表1-4〉K6のラインナップ

● **6x86**

サイリックス社が開発したPentium/Pentium IIに相当のマイクロプロセッサ．Pentium MMX相当の6x86MXもある．

● **M II**

サイリックス社の6x86MXの開発コード名．

● **Media GX**

サイリックス社のPentiumMMX対抗のマイクロプロセッサ．CPU内部にメモリ・コントローラ，グラフィックス機能，PCIバス・コントローラを内蔵しているため，低価格でパソコンが構成できる．

● **Nx586**

NexGen（ネクスジェン）社が開発したPentium対抗のマイクロプロセッサ．x86命令をRISC86というRISC命令に分解して実行する．Pentiumとのピン互換性はない．

● **Nx686**

NexGen（ネクスジェン）社が開発したPentium対応のマイクロプロセッサ．2次キャッシュを内蔵していた．

Nx686のアーキテクチャはNexGen社を買収したAMD社から発売されたK6に継承されている．

● **WinChip C6**

IDT社の子会社Centaur Technology社のPentium MMX/Pentium II相当のマイクロプロセッサ．MMX命令実効ユニットを二つに強化したWinChip C6＋もある．

● **mP6**

RISE technology社が開発したPentium MMX/Pentium II対抗のソケット7用マイクロプロセッサ．

パソコン用プロセッサの関連技術

● **MMXテクノロジ**（MultiMedia eXtension technology）

従来の32ビット・アーキテクチャに，画像処理などに有利な「マルチメディア命令」を加えた拡張アーキテクチャである．浮動小数点用レジスタを流用し64ビット幅のデータを扱えるようにして，**図1-1**のように3色（RGB）分の処理を一度に行うことで画像処理を高速化する．

● **CPU外部バス・クロック**

マイクロプロセッサのデータ・バスやアドレス・バスは，外部から入力されるクロックに同期して動作する．このバスには**図1-2**のように2次キャッシュ・メモリや，メイン・メモリが接続されていて，プログラムの実行速度に大きく関与する．

● **ベース・クロック**（base clock）


［参］→CPU外部バス・クロック

● **CPU内部クロック**


Pentiumなどは，外部クロックをCPU内部で数倍にし，そのクロックで演算などの処理を行う．この倍率を「クロック倍率」と呼ぶ．

● **動作クロック**

〈図1-1〉マルチメディア命令による演算



〈図1-2〉CPUの内部クロックと外部バス・クロック



［参］→CPU内部クロック

➊RISC

➊CISC

➊パイプライン

● **スーパースケーラ**(super-scaler)

Pentiumのスーパースケーラは，**図1-3**のように同時に二つの命令を取り込み，二つのパイプライン付き演算ユニットで並列処理して高速化している．しかし，分岐命令などの二つ同時に実行できない命令や，前の処理の結果で次の処理の結果が変わってくる命令などは並列処理ができない．

複数の演算ユニットを内蔵し，並列演算によってCPUの性能を向上させる方式．本来RISCマシンの技術だが，PentiumはCISCでありながらこの技術を使っている．


● **スーパースカラ**(super-scaler)

［同］→スーパースケーラ

● **CRISC**(Complex RISC)

インテル社がRISCの技術であるスーパースケーラ方式をCISCであるPentiumに採用するときに，このように呼んだ．

〈図1-3〉2ウェイ・スーパースケーラの仕組み



❶ハーバード・アーキテクチャ

● **MMX**(MultiMedia eXtention)

インテル社が開発したx86アーキテクチャの拡張仕様で，マルチメディア関係の57命令が追加され，ビデオの圧縮/伸張，イメージ処理，および入出力処理などを改善する．

追加された64ビット・レジスタ8本に，例えば画像データを転送し，レジスタ同士またはメモリの同一要素間で演算し，繰り返し計算を高速化する．転送形式は8ビット×8要素，16ビット×4要素，32ビット×2要素，64ビット×1要素のいずれかである．MMX命令を使うことにより，従来より50～400％性能が向上する．

● **3D Now!**(スリー・ディー・ナウ)

浮動小数点演算の処理能力向上により，マルチメディア向けの演算が高速化されるプロセッサ技術．AMD社が開発しK6-2に実装された．インテル社のMMXをさらに発展させる形で実装され，21の新しい命令セットが追加された．

MMXは，整数演算を主体にデータを一括処理するが，浮動小数点演算を多用する3Dグラフィックスなどではほとんど高速化に効果がない．また，MMX用の命令と浮動小数点演算用の命令を切り替えるとき，時間がかかるという問題もある．3D Now!では，この切り替え時間は小さい．

また，3D Now!で追加された新しい命令セットは，整数演算のほかに浮動小数点演算もサポートするので，3Dグラフィックスをはじめとするマルチメディア性能が向上する．

● **チップ・セット**

マザー・ボード上に実装され，マイクロプロセッサ，PCI/ISAなどの拡張バス，EIDEなどのI/O制御，メモリなどをコントロールするICチップ．通常，複数のチップで構成されるのでチップ・セットと呼ばれている．

チップ・セットは，搭載可能なマイクロプロセッサの種類，メイン・メモリの種類と最大容量，各種バスに対しての動作速度などを決定し，パソコンの性能を左右する重要な部品である．

ソケット7対応のおもなPCIチップ・セットとしては，インテル社の430TX(66 MHz)，VIA社のAppolo VP2(75 MHz)，SiS社の5597/98

〈表1-5〉インテル社のおもなチップ・セット

チップ・セット	おもな対応CPU	最大メモリ容量	EDO-DRAM	SDRAM	AGP	動作周波数
430HX	Pentium	512 M	○	×	×	66 MHz
430TX	Pentium	256 M	○	○	×	66 MHz
440FX	Pentium Pro, Pentium Ⅱ	1 G	○	×	×	66 MHz
440EX	Celeron	256 M	○	○	○	66 MHz
440LX	Pentium Ⅱ, Celeron	4 G	1G	512M	○	66 MHz
440ZX66	Celeron	256 M	×	○	×	66 MHz
440ZX	Pentium Ⅱ	256 M	×	○	×	100 MHz
440BX	Pentium Ⅱ, (Celeron)	1 G	×	○	○	100 MHz
440GX	Pentium Ⅱ Xeon	2 G	×	○	○	100 MHz

(75MHz), 5581/82(75 MHz), ALI社のAladdin Ⅳ+(83 MHz)などがある.

ソケット7対応のおもなAGP対応チップ・セットとしては, VIA社のApollo VP3(66 MHz), 同Apollo MVP3(100 MHz), SiS社の5591/5592(83 MHz), ALI社のAladdin V(100 MHz)などがある.

また, スロット1対応のおもなAGPチップ・セットとしては, インテル社の440BX(100 MHz), 同440LX(66 MHz), 同440EX(66 MHz), VIA社のApollo BX(100 MHz), ALI社のAladdin Pro Ⅱ(100 MHz)などがある.

表1-5にインテル社のおもなチップ・セットの仕様を示す.

● **Pレート**(P rate)

AMD社がインテル486互換の高速マイクロプロセッサを発売する際に, Pentium相当の速度指数を表示したもの. たとえばAm5x86-133/P75は, 内部133 MHz動作時にPentium 75 MHzの性能が得られる.

● **PR**

[同] →Pレート

CPUのパッケージ, ソケット&スロット

● **CPUソケット**(CPU socket)

マイクロプロセッサを実装するためのソケットまたはスロット. **表1-6**にソケット名/スロット名と装着できるCPUや対応しているODP(オーバー・ドライブ・プロセッサ)の関係を示す.

● **PGA**(Pin Grid Array)

1985年に発表された80386で採用されたパッケージ. セラミック・パッケージの裏面に入出力用のピンが並んでいる構造である(**写真1-2**).


● **CPGA**(Ceramic Pin Grid Array)

[参] →PGA

● **SPGA**(Staggered Pin Grid Array)

〈表1-6〉CPUソケット名またはスロット名と装着できるCPU

種　類	ピン数	対　象	備　考
ソケット1	169	Intel 486シリーズ 486ODP，Intel DX40DP	
ソケット2	238	Intel 486シリーズ 486ODP，Intel DX40DP Pentium ODP for Intel 486(P24T)	
ソケット3	237	ソケット2と同じ	ソケット2の耐熱性改善版
ソケット4	273	Pentium-60/66 MHz Pentium ODP for Pentium-120/133 MHz	
ソケット5	320	Pentium-75～233 MHz Pentium ODP for Pentium-125～166 MHz MMX Pentium ODP-125～180 MHz	
ソケット6	235	Intel DX4用	
ソケット7	321	Pentium-75～233 MHz MMX Pentium-166～233 MHz Pentium ODP for Pentium-125～166 MHz MMX Pentium ODP-125～200 MHz AMD,Cyrix,IDT社が開発したプロセッサの多くが採用	マザーボードのコア電源とI/O電源の分離が必要
ソケット370	370	Celeron	
ソケット8	387	Pentium Pro	
ソケット1	242	Pentium Ⅱ，Celeron	最大で2プロセッサ構成が可能
ソケット2	330	Pentium Ⅱ Xeon	最大で4プロセッサ構成まで対応可能
ソケットA	242	AMD-K7が採用予定	物理形状はスロット1と同じ



〈写真1-2〉セラミックPGAパッケージの例(486DX2)



〈写真1-3〉SPGAパッケージの例(Pentium-166)

第2世代のPentium(90 MHz以降)で採用されたパッケージ．PGAのピンを千鳥状に配置している(**写真1-3**)．

● **PPGA**(Plastic Pin Grid Array)

Pentium や MMX Pentium で採用されたパッケージ．PGAのセラミックをプラスチックとしたもの．黒いプラスチックのパッケージで，ピンが表面に突き出して見える．最近はCeleronも採用し始めた．

● **デュアル・キャビティPGA**(dual cavity PGA)

Pentium Proで採用されたパッケージ．CPUコアと2次キャッシュの二つを一つのパッケージに収めた．

● **BGA**(Ball Grid Array)

パッケージの裏面に，入出力用のパッドを並べたタイプで，QFPよりも小型化できる．PowerPCなどで使われている．

● **LGA**(Land Grid Array)

セラミック・パッケージの裏面に，入出力用のパッドを並べたパッケージ．

● **SECカートリッジ**

[同] →SECC

● **SECC**(Single Edge Contact Cartridge)

1997年に発表されたPentium IIで採用されたパッケージ．LGAに収められたCPUコアと，512 Kバイトの2次キャッシュ用バーストSRAMを1枚のシングル・エッジ・コネクタの基板上に実装し，この基板をケースで密封したデザインを採用した．対応するコネクタはスロット1と呼ばれる．

● **SEPP**(Single Edge Processor Package)

1998年に発表されたCeleronプロセッサで採用されたパッケージ．当初のCeleronは，Pentium IIから2次キャッシュを省くか，容量を小さくした製品で，中身は一つのダイしかないのだが，Pentium IIと同様，基板に実装しシングル・エッジ・コネクタで装着するスタイルをとった．Pentium IIのようにケースには収められておらず，内部むきだし状態である．

● **ソケット1**(socket 1)

168または169ピンのZIFソケット．PGAパッケージの486DX，同DX2，ODP486などで使われる．

● **ソケット2**

237ピンのZIFソケットで，PGAパッケージのPentium ODP for 486などに使う．


● **ソケット3**

237ピンのZIFソケット(**写真1-4**)で，PGAパッケージのDX4などのCPUで使われる．


ソケット2の耐熱性を改善したソケット．

● **ソケット4**


273ピンのZIFソケットで，5V動作のPentium 60/66などの初期の



〈写真1-4〉ソケット3



〈写真1-5〉ソケット7



〈写真1-6〉スロット1

Pentiumで使われたCPUソケットである.

● **ソケット5**

320ピンのZIFソケットで，PGAパッケージのPentium（P54C）などで使われるCPUソケットである.

● **ソケット7**

321ピンのZIFソケット(**写真1-5**)で，PGAパッケージのPentium MMX(P55C)などで使われるCPUソケットである.

75 MHz以上のPentium Processor(MMX版を含む)で使われている321ピンのZIFソケット．AMDのK6やCyrixの6x86などの互換プロセッサも採用している.

1990年ごろ，インテル社はOver Drive Processorによる486のアップグレード・プランを打ち出し，ハードウェア・ベンダに対しそれ用のZIFソケットの装備を要請した．その後，新しいCPUの発売に伴って，ピン数の異なるODPソケットが登場し，歴代のソケットはソケットxという名前で呼ばれるようになった.

ソケット7は，133 MHzのPentiumのときに登場したが，物理的にはホールが1個多いソケット5である．電気的には，CPUコアにI/Oよりも低い電圧を供給する2系統化が行われている.

● **ソケット8**

387ピンのZIFソケットで，Pentium Pro用のCPUソケットである.

● **スロット1**(slot 1)

Pentium IIやCeleronで使われるCPU用スロット(**写真1-6**)である．242ピンのカードエッジ・コネクタが使われている.

Pentium IIで使われているSECC，またはCeleronで使われているSEPPを装着するためのコネクタ．スロット1は，逆差し防止用のアクセス・ノッチが付いた5インチのコネクタで，基板の両面に上下2段の接点が242個用意されている.

● **スロット2**

Pentium II Xeonで使われるCPUスロットである.

● **ZIFソケット**(Zero Insertion Force socket ；ジフ・ソケット)

デバイスの着脱時にレバーをリリース位置にすると，電極ピンをはさむ力がなくなり，デバイスを容易に着脱できるソケット.


● **LIFソケット**(Low Insertion Force socket ；リフ・ソケット)

ソケット側の電極が板ばね状で，デバイスの電極ピンとの接触力が通常のソケットより弱いため，少しの力でデバイスの着脱が可能なソケット.

● **テキスツール・ソケット**(Textool socket)

スリーエム社のZIFソケットの商品名.

〈図1-4〉1次キャッシュと2次キャッシュ



キャッシュ・メモリ

❶キャッシュ・メモリ

● **1次キャッシュ・メモリ**(primary cache memory)

CPUから速度の遅い周辺メモリへのアクセスを極力減らし，高速処理を実現するためにCPU内部に設けられた高速メモリ．演算に使うデータやプログラム・コードを記録しておき，CPU内部だけで高速処理を行えるようにする．キャッシュ・サイズが大きいと，キャッシュのヒット率は上がるが，内部キャッシュを増加すると，ダイ・サイズが大きくなり，製造コストが大きくなる．

おもにCPU内部に置かれたキャッシュ・メモリを指す．容量的には数K～数10Kバイト程度と少ないが，CPUの内部処理速度と同じ速度で動作するので高速である．**図1-4**に1次キャッシュと2次キャッシュの関係を示す．

● **L1キャッシュ**(Level-1 cache)


[同] →1次キャッシュ・メモリ

● **2次キャッシュ・メモリ**(secondary cache memory)


CPU外部に配置されるキャッシュ・メモリ．一般に1次キャッシュの容量が小さいために，外部により容量の大きいキャッシュを組むために使われる．なお，PentiumPro，Pentium II，Pentium II Xeon，Celeronの一部は2次キャッシュを同一パッケージ内に収めている．

おもにCPU外部に置かれたキャッシュ・メモリを指す．容量は数

〈図1-5〉ライト・スルー方式



〈図1-6〉ライト・バック方式



10 K～1 Mバイト程度と1次キャッシュよりは多いが，CPUより速度は遅い．Pentium Pro，Pentium II，Celeron300Aなどは，2次キャッシュをCPU内部に搭載していて，1次キャッシュ並みの高速性をもっている．

● **L2キャッシュ**(Level-2 cache)

［同］→2次キャッシュ・メモリ

● **ライト・スルー・キャッシュ**(write through cache)

プロセッサがデータをメモリに書き込むとき，キャッシュ・メモリとメイン・メモリに同時に書き込む方式．この方式は，書き込み時間がメイン・メモリのアクセス時間と同じなので，高速化はされないが，制御回路は簡単になる．

CPUがキャッシュ・メモリに書き込むのは高速だが，キャッシュ・メモリの内容を遅いメイン・メモリへ転送するには時間がかかってしまう．このメモリ転送方式の一つが「ライト・スルー」で，CPUがメモリに書き込む場合は，**図1-5**のようにキャッシュ・メモリだけでなく同時にメイン・メモリへも書き込む方法である．書き込み速度が遅いが，安全な方式である．

●**ライト・バック・キャッシュ**(write back cache)

プロセッサがデータをメモリに書き込むとき，書き込みはキャッシュ・メモリだけに行い，書き込み時間を短縮する方式．書き込まれたデータは，キャッシュ・メモリをフラッシュするときに，内容をメイン・メモリに書き戻す必要がある．制御回路は複雑だが，性能はライト・スルーよりもよい．

図1-6のようにCPUの書き込みを一度キャッシュ・メモリに貯めて，折を見てまとめてメイン・メモリへ転送する方法である．この転送するタイミングは，CPUが読み出し中にも発生するので，結果的に読み込み速度がライト・スルーより遅くなる場合がある．

第2章
SIMM，DIMM，高速メモリ，関連技術
パソコン用メモリ

吉田 功/渡辺 明禎/宇仁 茂義

パソコン用メモリ

● **30 ピン SIMM**(30 pins Single Inline Memory Module)


おもに486CPU時代によく使われたメモリ・モジュール．PC/AT互換機ではパリティ付きが，古いMacintoshではパリティなしがそれぞれ使われていたが，現在ではほとんど使われていない．

外観とピン配置図などを**図2-1**に示す．データ・バス幅は8ビットなので，16ビット・バス幅構成のCPUでは2枚ずつ実装する．また，RAS線が1本しかないので，RASをインターリーブしてCPUの高速化に対応するためには4枚または8枚を1セットで使うよう設計する．

● **72 ピン SIMM**(72 pins Single Inline Memory Module)

おもに486CPU～Pentium-166時代に使われたメモリ・モジュール．パリティの有無，高速ページ・モードだけか，EDO対応かなどのバリエーションがある．

〈図2-1〉30 ピン SIMM




(a) ピン配置

A_0～A_9	アドレス入力
DQ_0～DQ_7	データ入出力
D_8	データ入力
Q_8	データ出力
$\overline{CAS}$	カラム・アドレス・ストローブ
$\overline{RAS}$	ロウ・アドレス・ストローブ
$\overline{W}$	リード/ライト制御
$\overline{CAS_8}$	カラム・アドレス・ストローブ
V_{CC}	電源端子（+5V）
V_{SS}	グラウンド
(NC)	無接続

(b) 信号名

〈図2-2〉72ピンSIMM



(a) ピン配置

A_0～A_{10}	アドレス入力
DQ_0～DQ_{35}	データ入出力
$\overline{CAS_0}$～$\overline{CAS_3}$	カラム・アドレス・ストローブ
$\overline{RAS_0}$～$\overline{RAS_2}$	ロウ・アドレス・ストローブ
$\overline{W}$	リード/ライト制御
V_{CC}	電源端子 (+5V)
V_{SS}	グラウンド
(NC)	無接続

(b) 信号名

1	V_{SS}	13	A_1	25	DQ_{24}	37	DQ_{17}	49	DQ_9	61	DQ_{14}
2	DQ_0	14	A_2	26	DQ_7	38	DQ_{35}	50	DQ_{27}	62	DQ_{33}
3	DQ_{18}	15	A_3	27	DQ_{25}	39	V_{SS}	51	DQ_{10}	63	DQ_{15}
4	DQ_1	16	A_4	28	A_7	40	$\overline{CAS_0}$	52	DQ_{28}	64	DQ_{34}
5	DQ_{19}	17	A_5	29	(NC)	41	$\overline{CAS_2}$	53	DQ_{11}	65	DQ_{16}
6	DQ_2	18	A_6	30	V_{CC}	42	$\overline{CAS_3}$	54	DQ_{29}	66	(NC)
7	DQ_{20}	19	A_{10}	31	A_8	43	$\overline{CAS_1}$	55	DQ_{12}	67	PD_0
8	DQ_3	20	DQ_4	32	A_9	44	$\overline{RAS_0}$	56	DQ_{30}	68	PD_1
9	DQ_{21}	21	DQ_{22}	33	(NC)	45	(NC)	57	DQ_{13}	69	PD_2
10	V_{CC}	22	DQ_5	34	$\overline{RAS_2}$	46	(NC)	58	DQ_{31}	70	PD_3
11	(NC)	23	DQ_{23}	35	DQ_{26}	47	$\overline{W}$	59	V_{CC}	71	(NC)
12	A_0	24	DQ_6	36	DQ_8	48	(NC)	60	DQ_{32}	72	V_{SS}

(c) ピン割り当て

	60ns	70ns	80ns
PD_0	V_{SS}	V_{SS}	V_{SS}
PD_1	(NC)	(NC)	(NC)
PD_2	(NC)	V_{SS}	(NC)
PD_3	(NC)	(NC)	V_{SS}

(d) PDピンとアクセス・タイム

外観とピン配置図などを**図2-2**に示す．データ・バス幅32ビット＋パリティ幅4ビットなので，バス幅32ビット構成のCPUでは1枚ずつ実装する．また，RAS線が2本あり，RASの4ウェイ・インターリーブによってCPUの高速化に対応することができる．4ビットのパリティはECCのために使う．

PDピンが設けられたことにより，装着したSIMMの素性をシステムから知ることができるはずだった．しかし，SIMM製造メーカの足並みが揃わず，現実には正しい情報をPDピンから知ることはできなかった．外観とピン配置図などを**図2-2**に示す．

● **168ピンDIMM**(168 pins Dual Inline Memory Module)

ハイエンド・デスクトップPC用メモリ・モジュール．64ビット・データを同時に読み書きでき，Pentiumなどのバスにダイレクトに対応しているので，1枚単位で増設が可能である．1枚で256Mバイトの容量のものが市販されている．ピン配置図を**図2-3**に示す．

● **RIMM**(Rambus Inline Memory Module)

［参］→❶RDRAM

ダイレクトRDRAMを使用したメモリ・モジュール．高速ビデオ・カードや家庭用ゲーム機Nintendo 64などで採用している．データ・バスは8ビット，データ転送速度は600Mバイト/sである．

❶高速ページ・モード

❶EDO-DRAM

● **バーストEDO-DRAM**(burst EDO-DRAM)


Pentiumのバースト転送タイミングに合うように作られたDRAMで，**図2-4**のようにカラム(下位アドレス)を設定すると自動的にアドレスをインクリメントして，四つ先のアドレスまでデータを自動的に出力(バースト転送)できる．

● **BEDO-DRAM**

［同］→バーストEDO-DRAM

❶SDRAM

〈図 2-3〉 168 ピン DIMM



(a) ピン配置

A_0~A_{11}	アドレス入力
BA_0, BA_1	バンク・セレクト
DQ_0~DQ_{63}	データ入出力
$\overline{CS_0}$~$\overline{CS_3}$	チップ・セレクト
$\overline{RAS}$	ロウ・アドレス・ストローブ
$\overline{CAS}$	カラム・アドレス・ストローブ
$\overline{WE}$	ライト・イネーブル
$DQMB_0$~$DQMB_7$	アウトプット・ディセーブル/ライト・マスク
CLK_0~CLK_3	クロック入力
CKE_0, CKE_1	クロック・イネーブル
SDA	シリアル・データ(PD用)
SCL	シリアル・クロック(PD用)
SA_0~SA_2	アドレス(PD用)
V_{DD}	電源端子(+3.3V)
V_{SS}	グラウンド
NC	無接続

(b) 信号名

1	V_{SS}	85	V_{SS}	22	NC	106	NC	43	V_{SS}	127	V_{SS}	64	V_{SS}	148	V_{SS}
2	DQ_0	86	DQ_{32}	23	V_{SS}	107	V_{SS}	44	NC	128	CKE_0	65	DQ_{21}	149	DQ_{53}
3	DQ_1	87	DQ_{33}	24	NC	108	NC	45	$\overline{CS_2}$	129	$\overline{CS_3}$	66	DQ_{22}	150	DQ_{54}
4	DQ_2	88	DQ_{34}	25	NC	109	NC	46	$DQMB_2$	130	$DQMB_6$	67	DQ_{23}	151	DQ_{55}
5	DQ_3	89	DQ_{35}	26	V_{DD}	110	V_{DD}	47	$DQMB_3$	131	$DQMB_7$	68	V_{SS}	152	V_{SS}
6	V_{DD}	90	V_{DD}	27	$\overline{WE}$	111	$\overline{CAS}$	48	NC	132	NC	69	DQ_{24}	153	DQ_{56}
7	DQ_4	91	DQ_{36}	28	$DQMB_0$	112	$DQMB_4$	49	V_{DD}	133	V_{DD}	70	DQ_{25}	154	DQ_{57}
8	DQ_5	92	DQ_{37}	29	$DQMB_1$	113	$DQMB_5$	50	NC	134	NC	71	DQ_{26}	155	DQ_{58}
9	DQ_6	93	DQ_{38}	30	$\overline{CS_0}$	114	$\overline{CS_1}$	51	NC	135	NC	72	DQ_{27}	156	DQ_{59}
10	DQ_7	94	DQ_{39}	31	NC	115	$\overline{RAS}$	52	NC	136	NC	73	V_{DD}	157	V_{DD}
11	DQ_8	95	DQ_{40}	32	V_{SS}	116	V_{SS}	53	NC	137	NC	74	DQ_{28}	158	DQ_{60}
12	V_{SS}	96	V_{SS}	33	A_0	117	A_1	54	V_{SS}	138	V_{SS}	75	DQ_{29}	159	DQ_{61}
13	DQ_9	97	DQ_{41}	34	A_2	118	A_3	55	DQ_{16}	139	DQ_{48}	76	DQ_{30}	160	DQ_{62}
14	DQ_{10}	98	DQ_{42}	35	A_4	119	A_5	56	DQ_{17}	140	DQ_{49}	77	DQ_{31}	161	DQ_{63}
15	DQ_{11}	99	DQ_{43}	36	A_6	120	A_7	57	DQ_{18}	141	DQ_{50}	78	V_{SS}	162	V_{SS}
16	DQ_{12}	100	DQ_{44}	37	A_8	121	A_9	58	DQ_{19}	142	DQ_{51}	79	CLK_2	163	CLK_3
17	DQ_{13}	101	DQ_{45}	38	A_{10}	122	BA_0	59	V_{DD}	143	V_{DD}	80	NC	164	NC
18	V_{DD}	102	V_{DD}	39	BA_1	123	A_{11}	60	DQ_{20}	144	DQ_{52}	81	NC(WP)	165	SA_0
19	DQ_{14}	103	DQ_{46}	40	V_{DD}	124	V_{DD}	61	NC	145	NC	82	SDA	166	SA_1
20	DQ_{14}	104	DQ_{47}	41	V_{DD}	125	CLK_1	62	NC	146	NC	83	SCL	167	SA_2
21	NC	105	NC	42	CLK_0	126	NC	63	CKE_1	147	NC	84	V_{DD}	168	V_{DD}

(c) ピン割り当て

❶デュアル・ポートRAM

● **パイプライン・バーストSRAM**(pipelined burst SRAM)

マザーボード上のキャッシュ・メモリなどに使われる高速メモリで，アドレス計算ロジックを内蔵している．このためPentiumCPUのもつ64ビット×4のバースト転送モードを利用して，データを出力しながら同時に次のアドレスを計算することができ，パイプラインのように次々にデータをCPUに送り込むことができる．

● **PBSRAM**

[同] →パイプライン・バーストSRAM

● **WRAM**(Window RAM)

三星電子が1994年頃に開発したデュアル・ポートRAM．1995年に

Matrox社のビデオ・カードMillenniumに搭載され，一躍有名になった．

WRAMは，デュアル・ポートRAMそれぞれに8ビットのバスを接続し，32のセルで構成することにより，内部バスを256ビットに拡大する．さらに32バイト単位のブロック転送機能などにより，高速化を図っている．

● **SGRAM**(Synchronous Graphics RAM)

SDRAMにグラフィックス・メモリ向けの機能を付加し，ビット幅を×32としたメモリ．1ビットごとの書き込みを可能にするライト・パー・ビット(write per bit)機能や，一度に一定量のメモリ・ブロックの書き込みが行えるブロック・ライト(block write)機能などをもつ．

● **ULL-SGRAM**(Ultra Low Latency-SGRAM)

レイテンシは最初のアドレスが入力されてからデータが出力されるまでの，本来のアクセス時間であり，これが極めて短いのがULLである．ランダム・アクセス時に，高速アクセスできるので，3D表示処理などに有効といわれている．

メモリ関連技術

● **ECC**(Error Check and Correction)


メモリの動作を監視する機能の一つ．エラーを検出した場合，パリティ・チェックではシステムをロックして動作を停止してしまうが，ECCはエラーを自動訂正して動作を継続できる．サーバなどのように，信頼性を強く要求されるシステムに使われる

● **バースト・システム・タイミング**(burst system timing)

Pentium CPUは，キャッシュへの読み込みを32バイト単位で行う．ところがデータ・バス幅は64ビット(8バイト)なので，**図2-5**に示すように，1単位のデータを読み込むのに，4回のメモリ・アクセスx-y-y-yが発生する．xはCASレイテンシで，この場合$x = 2$，$y = 1$である．このときのアクセス・クロックがメモリへのアクセス・スピードを決定する．


● **バースト・モード**(burst mode)

1回の読み書き命令で，指定したアドレスから連続したアドレスのデータを一括処理するモード．連続したアドレスが32バイトのとき，x-y-y-yと表示して，その速度を表す．ただし，この単位はシステム・バス・クロック・サイクルである．この転送サイクルをバースト・システム・タイミングと呼んでいる．



〈図2-4〉バーストEDO-DRAMのリード・アクセス・タイミング

〈図2-5〉バースト・システム・タイミング



xとyは，それぞれ1番目と2～4番目のアドレスにあるデータを読みとるのに必要なバス・クロック・サイクル数を示す．例えば，最初のデータを読み出すのに5クロック，続くアドレスに対して，それぞれ3クロックを必要とするなら5-3-3-3である．この値は，同じDRAMチップを使っていても，システム・バス・クロックの速さ，チップ・セットの設計，モジュールの設計などによって異なる場合がある．

一般にDRAMの速さはnsで表示するが，非同期DRAMでは，単独あるいはバースト・サイクルの最初のデータを処理するのに必要な時間，すなわちアクセス時間を示している．

一方，同期型のSDRAMは，バースト・サイクルの2番目以降のデータを処理するのに必要な時間(同期が取れる時間)が表示されている．したがって，12，10，8 nsと表示されている場合，この逆数が同期最高周波数となる．

● **CASレイテンシ**(CAS latency)

CAS信号を受け取ってから，実際にこのアドレスの読み・書きデータが確定するまでの待ち時間をバス・クロック・サイクル数で表したもの．**図2-5**に示したxの値で，例えば$CL = 2$といったように表記する．

● ***CL***

[同] →CASレイテンシ

● **2クロック**(2 clock)

SDRAMにおいて，1本のクロック信号が何個のRAMチップを制御するかを示したもの．2クロックは2チップ，4クロックは4チップを制御する．

● **SPD**(Serial Presence Detection)

PC100仕様では，SDRAMモジュールにSPDチップ(実体はシリアルEEPROM)を搭載することになっている．このSPDチップに，モジュールの速さ，そのほかの情報をモジュールの製造者が書き込む．

そしてチップ・セットが，システム・ブート時にこれを参照して，SDRAMの制御条件を自動設定する．しかし，まだPC100規格のSDRAMやマザー・ボード・メーカの多くがこれを採用していないようである．

逆に，この機能をもつマザー・ボードに，SPDチップが実装されていないSDRAMを搭載すると，BIOSはこのSDRAMを認識しないこと

もあるので，注意が必要である．

● **PD**(Presence Detection)

[参] →72ピンSIMM

SIMMに設けられた4本の信号ピンによって，装着したSIMMのメモリ容量やアクセス・タイムなどを検出し，システムを自動設定するためのインターフェース．

● **PC100**

インテルがフロントサイド・バス・システム用に定めたメモリの仕様．この仕様は100 MHzまたはそれ以上のシステム・バス・クロックで安定に動作するチップとモジュールへの要求について詳細に定めている．

現在市販されているPC100規格のSDRAMには，$CL = 2$と$CL = 3$の2クラスがあるが，この1クロックの違いは，キャッシュによってほとんど吸収されてしまい，アクセス速度に大きな差はない．

● **PC66**

PC100のSDRAMに対して，従来のSDRAMをPC66と呼んでいる場合があるが，これは公式名称ではない．システム・バス・クロック66 MHzで動作できるメモリといった程度の意味．

第3章

メモリ管理，メモリ領域の割り当て，CMOS セットアップ

パソコンのファームウェア

吉田 功/渡辺 明禎/宇仁 茂義

一般

● **BIOS**(Basic Input Output System；バイオス)

MS-DOSやWindowsなどのOSで，CPUが外部機器やメモリなどに入出力を行う際の基本的な管理プログラム．各部の初期設定ルーチンや，コントローラLSIの基本的な入出力ルーチンから構成される．コンピュータ自体を立ち上げるブート機能は，BIOSのもっとも重要な役割の一つである．

マザー・ボードの場合，このBIOSプログラムはEPROMやフラッシュROMに記憶されており，ROMを書き直すことにより更新できる．

ビデオ・カード，SCSIカードなどにもBIOSはあるが，これらは一般に書き換えることができない．

● **ブート**(bootstrap)

起動ともいう．パソコンのスイッチONの直後またはリセットの直後に，CPUは特定のアドレスから実行を始める．通常そこにはBIOSのブート・プログラムがあり，このプログラムにしたがって内蔵の周辺LSIが初期設定され，使えるようになる．

そしてOSが起動できる最低限の準備が整った後，WindowsなどのOSに制御が渡り，ユーザが使えるようになる．

もし，CMOSセットアップが間違って設定されている場合，ブー


一般


メモリ管理

メモリ領域

CMOS

〈図3-1〉 メモリ・システムの概念図





〈図3-2〉1Mバイト以下のメモリ空間

ト・プログラムは正常に実行できず，パソコン・システムは起動しない．この場合はCMOSセットアップを修正する．

● **起動**

［参］→ブート

● **メイン・メモリ**(main memory)

主記憶．CPUのアドレス・バスに実装され，CPUが直接アクセスでき，OSやプログラムが利用できるメモリ．

コストと速度を考え，DRAMが使われる場合が多い．Pentiumの場合，4Gバイトの物理アドレス空間があるが，使うチップ・セットにより最大128M～1Gバイトくらいに制限される．

CPU，メイン・メモリ，外部記憶装置などのメモリ・システムの概念を**図3-1**に示す．

● **コンベンショナル・メモリ**(conventional memory)

MS-DOSを使用する場合のメモリの最初の640Kバイトまでの領域．ユーザは空領域を自由に使える．これ以上の領域はEMS，UMB，HMAやDOSエクステンダなどを導入しないと使えない．

MS-DOSを使用するときの640Kバイトまでのメモリ・エリア(00000h～A0000h)のことで，MS-DOSが標準的にプログラムやバッファなどを置いて使うエリアである．1Mバイト以下のメモリ空間を**図3-2**に示す．

● **拡張メモリ**(extended memory)

80286以上のCPUが搭載されたコンピュータで，1Mバイト以上のメモリ領域のこと．HMAやEMBがこれにあたる．

● **メモリ・マップ**(memory map)

メモリの使用状態をグラフや数値で表現したもの．MS-DOSのとき

の一例を図3-3に示す．システム，デバイス・ドライバなどが占めている領域とか，空きメモリの大きさなどを知ることができる．具体的には，MS-DOS付属のmemコマンドや，フリー・ソフトウェアのvmapなどによりメモリの使用状態を表示できる．

メモリ管理

● **オフセット**(offset)

8086のメモリ管理は，セグメントとオフセットの二つのパラメータを使う．それぞれのレジスタは16ビットで最大65535までしか表現できないので，この両方のパラメータから次式によって絶対アドレスを指定する．

$A = S \times 16 + O$

ただし，A：絶対アドレス，S：セグメント値，O：オフセット値

● **セグメント**(segment)

[参] →オフセット

● **HMA**(High Memory Area)

80286以上のCPUで，拡張メモリの1024 Kバイトから1088 Kバイトまでの64 Kバイトの領域．MS-DOSでは，XMSマネージャを組み込むことでリアル・モードで利用できるようになる．日本語入力FEPなど，システムの一部をロードできる．


80286(16 Mバイト)のメモリ空間を図3-4に示す．8086は1024 Kバイトまでしかメモリを扱えないが，80286以降のCPUのリアル・モードは，セグメント＋オフセットの値が下記のように1024 Kバイトを越えた場合，拡張メモリの1024 K～1088 Kバイトまでをアクセスすることができた．

例：(セグメント値)＋(オフセット値)


＝(FFFFh)＋(FFFFh)

＝10FFF0h


〈図3-3〉MS-DOSメモリ・マップの一例



一般
メモリ管理
メモリ領域
CMOS



〈図3-4〉
80286の物理メモリ空間(16 Mバイト)



〈図3-5〉
EMSページ・フレームの仕組み

ただでさえ扱えるメモリが少なかったMS-DOSでは，この特性を生かして少しでもメモリを増やそうとしてHMAを活用していた．

● **UMB**(Upper Memory Block)

80386SX以上のCPUを使用したマシンで，メイン・メモリの上限(一般に640 Kバイト)から1 Mバイトまでの上位メモリ領域．一般に384 KバイトのUMBがあるが，BIOS，VRAM，拡張ROM，EMSフレームの領域があるので，ユーザが使える領域は少ない．なお，ユーザが使える領域だけを意味する場合もある．

640Kバイト以降のメモリ・エリア（A0000h～FFFFFh）に，386以降のCPUがもつページング機能を使って割り付けたメモリのことで，本来コンベンショナル・メモリに置くべきの各種のドライバやバッファなどを割り付けることで，コンベンショナル・メモリを広く取ることができる．しかし，VRAMや必要な拡張ROMエリアなどは，ユーザが使うことができないため使えるエリアは限られていた．

● **EMB**(Extended Memory Block)

80286以上のCPUにおいて，1088 Kバイト以上のメモリ空間をいう．仮想EMSやWindowsのアプリケーション・プログラム用として使用されている．

80286以降のCPUで扱えるHMA以降(10FFF0h～)のプロテクト・メモリ・エリアのことで，386以降の仮想EMSで使用されるメモリや，Windowsなどで使われる．

● **EMS**(Expanded Memory Specification)

1 Mバイトしかメモリを扱えないMS-DOSが，それ以上の拡張メモリを扱えるようにロータス社，インテル社，マイクロソフト社の3社によって作られた規格．基本メモリ上にページ・フレームという枠を置き，そこに拡張メモリのデータを転送しアクセスする．EMSを使用する場合，EMM386.exeなどのデバイス・ドライバを組み込む必要がある．

Windows 95以降は，より便利なXMSにより，拡張メモリを利用している．WindowsはEMSメモリを使用しないが，EMSメモリを必要とするMS-DOSアプリケーションに対してEMSメモリをエミュレート

する.

コンベンショナル・メモリしか扱えないMS-DOSが，より多くのメモリを扱えるように作られた規格で，メモリ上にEMSページ・フレームを作り，そのエリアを参照することで多くのメモリを扱うことができる．仮想86モードをもつCPUでは，EMBをソフトウェア的にEMSに割り当て，80286以前のCPUでは，ハードウェア的にEMSページ・フレームを作って使用していた.

● **LIM-EMS**(Lotus Intel Microsoft-EMS ；リムEMS)

［同］→EMS

● **EMSページ・フレーム**(EMS page frame)

EMSで使われるメモリ・マップ上(主にC0000h～CFFFFhが使われる)の窓のような機能をもつメモリ・エリアで，その窓の部分に**図3-5**のように拡張メモリを置いて管理する．見える拡張メモリを切り替えることで，すべての拡張メモリを見ることができる仕組みである.

スモール・ページ・フレームは16Kバイト，ラージ・ページ・フレームは64Kバイトである.

● **XMS**(eXtended Memory Specification)

MS-DOSで80286以上のCPUを使っている場合，640Kバイト以上のメモリを利用する方法．640Kバイトから1024Kバイトまでのメモリ空間にあるUMB，1024Kバイトから1088KバイトまでのHMA，1088Kバイト以上のEMBをMS-DOSからアクセスするための規格.

マイクロソフト社，ロータス社，インテル社，AST Research社の4社によってまとめられ，1988年に公開された．HIMEM.SYSというファイルはXMSを利用するためのデバイス・ドライバである.

メモリ領域の割り当て

● **VRAM**(Video Random Access Memory ；ブイラム)

ディスプレイに表示するグラフィックやテキスト画面のデータを格納するメモリ．MS-DOSで使われるテキスト画面や，PC/ATの標準グラフィック画面であるVGA用のVRAMは，8086でも扱える1024Kバイト以下のA0000h～BFFFFhの間に割り当てられており，Windowsで使われるグラフィック・アクセラレータ上のVRAMは，ずっと上の拡張メモリ・アドレス上にある.

ビデオ表示のためのデータを記録するためのRAM．VRAMには，描画側と表示側の2方向から，大量のアクセスが発生するので，同時にアクセスできるようなデュアル・ポートRAMを使う場合が多く，このデュアル・ポートRAMを指すことも多い.

● **グラフィックス・メモリ**(graphics memory)

［参］→VRAM

● **フレーム・バッファ**(frame buffer)

［参］→VRAM

● **ビデオ・バッファ**(video buffer)

［参］→VRAM

● ビデオ・メモリ(video memory)
[参] →VRAM

● ビデオRAM(video RAM)
[同] →VRAM

● 割り込みベクタ領域(interrupt vector area)

x86系CPUの割り込みベクタは，ハードウェア割り込みもソフトウェア割り込みもともに00000h～003FFhの下1Kバイトにある．拡張カードで使われるIRQ割り込み用のベクタ・アドレスもここにある．

● BIOSシステム変数領域(BIOS system variables area)

BIOSが使っている変数エリアが，00400h～004FFhにあるので，ここを参照するとシステム情報を知ることができる．例えば，シリアル・ポートやパラレル・ポートのI/Oアドレスを知るときにも使用できる．

・0040：0000h…COM1ポート・アドレス
・0040：0002h…COM2ポート・アドレス
・0040：0008h…LPT1ポート・アドレス

● 拡張ROM領域(extended ROM area)

SCSIホスト・アダプタなどのROMを内蔵した拡張カードのプログラムが位置するエリアとしてはC0000h～EFFFFhが用意されている．ROMが実装されていないエリアにEMSページ・フレームなどを置いて使うこともある．


● システムROM領域(system ROM area)

BIOSなどのシステム用ROM領域は，主に最上位に位置するF0000h～FFFFFhまでを使う．実際には機種によって使われているエリアは少しずつ異なる．また，通常は見えないエリアに，チップ・セットなどを初期化するためのプログラムが割り当てられていることもある．

● システムROMイメージ(system ROM image)

x86系CPUは，リセット直後に最上位のメモリ番地からプログラムを実行するので，システムROM領域はメモリ・マップの最上位に配置する必要がある．ところが最上位アドレスは，8086ならF0000h～FFFFFh，80286ならFF0000h～FFFFFFh，386以上ではFFFF0000h～FFFFFFFFhとなり，同じではない．そこで互換性を維持するためにF0000h～FFFFFhに，最上位のシステムROMと同じ内容が見えるように設計されている．

〈図3-6〉シャドウROMの仕組み



〈写真3-1〉スタンダード CMOSセットアップ

```
ROM PCI/ISA BIOS (PI55T2P4)
STANDARD CMOS SETUP
AWARD SOFTWARE, INC.

Date (mm:dd:yy) : Sun, Jan 17 1999
Time (hh:mm:ss) : 23 : 39 : 28

HARD DISKS          TYPE   SIZE   CYLS HEAD PRECOMP LANDZ SECTOR  MODE
Primary Master    : User   4310    524  255       0 14847     63  LBA
Primary Slave     : None      0      0    0       0     0      0 ----
Secondary Master  : None      0      0    0       0     0      0 ----
Secondary Slave   : None      0      0    0       0     0      0 ----

Drive A : 1.44M, 3.5 in.
Drive B : None                          Base Memory:     640K
Floppy 3 Mode Support : Disabled    Extended Memory: 130048K
                                       Other Memory:     384K
Video   : EGA/VGA
Halt On : All Errors                   Total Memory: 131072K

ESC : Quit       ↑ ↓ → ←    : Select Item      PU/PD/+/- : Modify
F1  : Help       (Shift)F2  : Change Color
```

〈写真3-2〉BIOSフィーチャーズ・セットアップ

```
ROM PCI/ISA BIOS (PI55T2P4)
BIOS FEATURES SETUP
AWARD SOFTWARE, INC.

Virus Warning                : Disabled   Video  ROM BIOS  Shadow  : Enabled
CPU Internal Cache           : Enabled    C8000 - CBFFF  Shadow    : Disabled
External Cache               : Enabled    CC000 - CFFFF  Shadow    : Disabled
Quick Power On Self Test     : Enabled    D0000 - D3FFF  Shadow    : Disabled
HDD Sequence SCSI/IDE First: IDE          D4000 - D7FFF  Shadow    : Disabled
Boot Sequence                : A,C        D8000 - DBFFF  Shadow    : Disabled
Boot Up Floppy Seek          : Disabled   DC000 - DFFFF  Shadow    : Disabled
Floppy Disk Access Control   : R/W
IDE HDD Block Mode Sectors   : Disabled   Boot Up NumLock Status      : On
Security Option              : System     Typematic Rate Setting      : Disabled
PS/2 Mouse Function Control: Auto         Typematic Rate (Chars/Sec): 6
PCI/VGA Palette Snoop        : Disabled   Typematic Delay (Msec)      : 250
OS/2 Onboard Memory > 64M    : Disabled

                                          ESC : Quit        ↑↓→← : Select Item
                                          F1  : Help        PU/PD/+/- : Modify
                                          F5  : Old Values  (Shift)F2 : Color
                                          F6  : Load BIOS  Defaults
                                          F7  : Load Setup Defaults
```

● **シャドウ・メモリ**（shadow memory）

BIOS用などのROMに書かれている内容をRAMに転送して，そのRAMをROMの代わりに使用する技法．一般にROMよりRAMのアクセス速度のほうが速いので，シャドウRAM化することにより処理速度が向上する．シャドウROMともいう．

図3-6のようにROMに書かれている内容をRAMにコピーし，同じアドレスに配置することでROM代わりに使う方法である．一般に，ROMよりRAMのほうがアクセス速度が速いので，このような手段で実行速度を上げる．

● **シャドウROM**（shadow ROM）

［参］→シャドウ・メモリ

● **シャドウRAM**（shadow RAM）


［参］→シャドウ・メモリ

CMOSセットアップ

● **CMOSセットアップ**（CMOS setup；シーモス・セットアップ）

PC/AT互換機などのシステム情報設定用パラメータ．CMOSプロセスのSRAMを使い，電池などによって停電時でも記憶したデータが失われないようにしているところから，CMOSの名がある．

〈図3-7〉SDRAMのリード・タイミング（CL = 2，バースト長は4）



時刻や，HDDのシリンダやセクタ数の設定，FDDの設定などの標準的な項目を設定するものを特に「スタンダードCMOSセットアップ」という．

CMOSパラメータをセットアップするには，システムの起動時に例えばDELキーなどの特定のキーを押しつづけると，セットアップ画面（**写真3-1**）になる．

一般のパソコンの場合，システムの初期設定に必要な基本情報をバッテリ・バックアップされたCMOS SRAMに保存してある．このCMOSのSRAMメモリをIBM社がCMOSと名前を付けたために，CMOSセットアップというように呼ばれるようになった．本来の意味は半導体デバイスの構造を示しているにすぎない．

● **BIOSセットアップ**（BIOS setup；バイオス・セットアップ）

ROM内のBIOSプログラムが，実行時に参照するデータや変数などの基本情報をCMOS SRAMに書き込むこと．SRAMはリチウム電池などでバックアップされており，パソコンの電源を切っても記憶内容は保存されている．

● **BIOSフィーチャーズ・セットアップ**（BIOS features setup）

BIOS機能の設定で，BIOS基本パラメータ設定より細かい設定が可能である．キャッシュ・メモリのON/OFFやシャドウROMの設定などが設定できる．**写真3-2**に例を示す．

● **CASレイテンシ設定**（CAS latency setting；キャス・レイテンシ）

［参］→CASレイテンシ

SDRAM用メモリ・セッティングの一つである．DRAMをアクセスする場合には必ず**図3-7**のように，RASとCASを与えるが，CASレイテンシはCASを確定させてからデータが出てくるまでのクロック数を意味する．PC100規格用のメモリではCL = 2がもっとも速い高速品，CL = 3は普及品である．

● **IRQ**（Interrupt ReQuest）

割り込み要求．周辺デバイスがCPUを呼び出すための信号．この信号を使ってデバイスがCPUを呼び出すと，CPUは処理を中断して所定の割り込み処理ルーチンを実行する．

PC/AT互換機では，8チャネルの割り込みコントローラ（PIC）が2個あり，IRQ0～IRQ15を**表3-1**のように割り当てている．

PCIバスの場合は，バスにINTA#～INTD#の四つの割り込み信号

〈表3-1〉PC/AT互換機のIRQ信号の割り当て

コントローラ1	コントローラ2	用途
IRQ0		タイマ
IRQ1		キーボード(出力バッファ・フル)
IRQ2		コントローラ2カスケード
	IRQ8	リアルタイム・クロック
	IRQ9	ソフトウェア割り込み(INT 0AH)
	IRQ10	(予約)
	IRQ11	(予約)
	IRQ12	マウス
	IRQ13	コプロセッサ
	IRQ14	ハード・ディスク・コントローラ
	IRQ15	(予約)
IRQ3		シリアル・ポート2
IRQ4		シリアル・ポート1
IRQ5		パラレル・ポート2
IRQ6		フロッピ・ディスク・コントローラ
IRQ7		パラレル・ポート1
NMI		パリティまたはI/Oチャネル・チェック

〈表3-2〉EIDEのディスク管理

項目	BIOS	コントローラ	IDE	EIDE		単位
				LBA	Large	
最大トラック数	1024	65536	1024	—	>1024	トラック
最大ヘッド数	255	16	16	—	—	ヘッド
最大セクタ数	63	255	63	—	—	セクタ
最大容量	8.4 G	136.9 G	528 M	8.4 G	—	バイト

があり，最終的にこれらがシステムのIRQにマッピングされる(起動時にBIOSが自動的に設定するが，強制的に割り当てることも可能)．

● **Precomp**(プリコンプ；write precompensation；ライト・プリコンペンセーション)

ディスクへの書き込み時に，外周と内周のシリンダで信号の位相差を補正するための指定．

内周に近い部分でヘッドの書き込み電流を減らすための設定．現在のハード・ディスク・ドライブではドライブ自身が行うので，設定する必要はない．

● **Landing Zone**(ランディング・ゾーン)

HDDの電源をOFFしたときにヘッドを待避させておく領域．通常はディスクの最内周か最外周にある．古いHDDではランディング・ゾーンを指定する必要があったが，現在のHDDでは不要．

● **LBA**(Logical Block Addressing)


EIDEのHDD管理方式の一つで，シリンダ，ヘッド，セクタなどの値をロジカル・ブロック・アドレスに変換して管理する．LBAモードを使えば8.4 Gバイトまで管理可能である．EIDEのディスク管理の要素を**表3-2**に示す．

● **ラージ・モード**(large mode)

EIDEのHDD管理方式の一つで，シリンダ数が1024を越えても使えるように拡張されたモードである．

● **チップ・セット・フィーチャーズ・セットアップ**(chip-set features setup)

〈図3-8〉スペクトラム拡散クロックのスペクトラム



チップ・セット内部パラメータの設定で，チップ・セットがもつ機能を設定できる．メイン・メモリの動作設定などができる．

● **タイプマチック設定**(Typematic setup)

キーボードの自動リピート・レートなどの設定．TypematicはIBM社の用語．

● **スペクトラム拡散クロック**(spread spectrum clocking)

ディジタル機器の高速化などにより，機器からの電磁妨害(EMI)が大きな問題となっている．そこで，EMIの発生源の一つであるクロック信号をスペクトラム拡散することにより，**図3-8**に示すように電磁放射強度を6～12 dB低減したクロック．ピーク値の減衰率Aは高調波の次数や拡散変調度に依存し，下式で求められる．

$A = 6.5 + 9.1 \log10P + 9.1 \log10f$

ただし，A：減衰率［dB］，P：拡散の割合［%］，

f：減衰を測定した周波数［MHz］

また，通常のシステムでは，クロック信号に同期した信号を多数使用するので，クロック信号のEMIを削減することでほかの同期信号のEMIも削減できる．

● **SS変調**(Spread Spectrum modulation)

［参］→スペクトラム拡散クロック

● **SSC**(Spread Spectrum Clocking)

［同］→スペクトラム拡散クロック

● **スペクトラム拡散クロック・ジェネレータ**(spread spectrum clock generator)

クロックをスペクトラム拡散したクロック・ジェネレータ．

● **PnP**(Plug and Play)

新たに拡張デバイスが接続されたとき，自動的にそのデバイスの種類，要求資源(I/Oアドレス，割り込みチャネル，DMAチャネルなど)を検出し，未使用の資源を割り当て，動作可能にすること．

● **Plug and Play**

［同］→PnP

● **プラグ・アンド・プレイ**

［同］→PnP

第4章

パラレル，シリアル，SCSI，USB，IEEE1394，PCMCIA

パソコン用インターフェース

吉田 功/渡辺 明禎/宇仁 茂義

SCSI
IEEE 1394
PC カード
IrDA
拡張バス
データ 転送
その他
パラレル・ポート
シリアル ポート
シリアル パラレル
ハード・ディスク
USB

パラレル・ポート

● **パラレル・インターフェース**(parallel interface)

データを複数ビット同時に転送するためのインターフェース．パソコンと，プリンタ/スキャナ/外部記憶装置などとの接続に使われる．おもなものとして，セントロニクス・インターフェース，IEEE1284，GP-IB，SCSI，IDEなどがある．

● **パラレル・ポート**(parallel port)

パソコンに標準的に付属しているパラレル・インターフェース．旧来はプリンタの接続を対象としたセントロニクス規格が多かったが，最近はさまざまな周辺機器に接続できるように，1994年に策定されたIEEE1284が主流である．

IEEE1284の場合，従来と互換のSPP，ECP，EPPモードがあり，CMOSセットアップなどにより，各モードに設定できる．

表4-1にパラレル・ポートの各種動作モードとピン割り当てを示す．

● **プリンタ・インターフェース**

［参］→パラレル・ポート
［参］→セントロニクス・インターフェース

● **セントロニクス・インターフェース**(Centronics interface)

米国のセントロニクス社が規格化した8ビット幅のパラレル・データ転送のプリンタ・インターフェースで，それが事実上の標準となった．国際的な規格化団体が定めたものでないため，メーカなどによって細部に違いがある．以下におもなものを示す．

(a)セントロニクス準拠
(b)フル・セントロニクス
(c)双方向フル・セントロニクス

プリンタ側コネクタはアンフェノール社の36ピン57型コネクタ(57-10360，**写真4-1**)が標準である．パソコン側は，アンフェノール社の14ピン57型，Dサブ25ピン，ハーフ・ピッチ20ピン，ハーフ・ピッチ



〈写真4-1〉セントロニクス・インターフェースの36ピン・コネクタ

〈**表4-1**〉パラレル・ポートの各種動作モードとピン割り当て


ピン番号	SPP	ニブル・モード	バイト・モード
1	$\overline{\text{STROBE}}$	STROBE	Host Clk
2	D0	—	D0
3	D1	—	D1
4	D2	—	D2
5	D3	—	D3
6	D4	—	D4
7	D5	—	D5
8	D6	—	D6
9	D7	—	D7
10	$\overline{\text{ACK}}$	Ptr Clk	Ptr Clk
11	BUSY	D3，D7	Ptr Busy
12	PE	D2，D6	Ack Data Req
13	SELECT	D1，D5	Xflag
14	$\overline{\text{AUTO FD XT}}$	Host Busy	Host Busy
15	$\overline{\text{ERROR}}$	D0，D4	Data Avail
16	$\overline{\text{INIT}}$	INIT	INIT
17	$\overline{\text{SELECT IN}}$	1284Active	1284Active
18～25	GND	GND	GND
ピン番号	ECP	EPP	インターリンク
1	Host Clk	WRITE	—
2	D0	AD0	ERROR
3	D1	AD1	SELECT
4	D2	AD2	PE
5	D3	AD3	ACK
6	D4	AD4	BUSY
7	D5	AD5	—
8	D6	AD6	—
9	D7	AD7	—
10	Periph Clk	INTR	D3
11	Periph Ack	WAIT	D4
12	Ack Rev	User Def	D2
13	Xflag	User Def	D1
14	Host Ack	DATA STB	—
15	Periph Req	User Def	D0
16	Rev Reg	RESET	—
17	1284Active	ADDRSTB	—
18～25	GND	GND	GND

36ピンなどとさまざまである．コネクタのピン配置と信号名は**表4-1**のSPPである．

プリンタ・メーカのセントロニクス社が規格化したもので，それが世界的に普及したものである．国際的な規格化団体が定めたものではない．セントロニクス規格でよく使われる36ピン57型コネクタのピン配置を**図4-1**に，信号を**表4-2**にそれぞれ示す．

● **双方向パラレル・ポート**(bi-directional parallel port)

PS/2仕様のパラレル・ポートはデータ・バスが入出力可能になり，



〈図4-1〉セントロニクス・インターフェースの36ピン57型コネクタ

双方向に拡張された．このモードを使ってプリンタの情報を得ることができる製品もある．

● **EPP**(Enhanced Parallel Port)

インテル社，Xircom社，Zenith社の3社が共同開発した双方向の高速パラレル・インターフェースの規格．IEEE1284のモードの一つ．双方向通信，7台までのデイジイ・チェーン接続，8Mバイト/sの転送速度などをサポートしている．

インテル社が提唱した高性能パラレル・ポートである．双方向パラレル・ポートとして使用したい場合でも，EPPモードに設定するとうまく動く．

● **ECP**(Extended Capabilities Port)

ヒューレット・パッカード社とマイクロソフト社が中心となって開発した最大転送速度2Mバイト/sの高速双方向通信インターフェースである．RLE(Run Length Encoding)という簡単なデータ圧縮機能を備えている．IEEE1284のモードの一つ．

マイクロソフトが提唱した拡張パラレル・ポートである．FIFOバッファやDMA転送が使え，より高速にデータ転送ができる．しかし，ECPモードではうまく動作しない周辺機器も多い．

● **IEEE1284**(アイ・トリプル・イーいちにはちよん)

PC/AT互換機のパラレル・ポートはEIA-1284-Aとして規定されている．このコネクタには，Dサブ25ピンのメス(**写真4-2**)が使われている．PC98シリーズのEIA-232インターフェース用コネクタと同じ形状なので，知らないと戸惑うこともある．

表4-3はPC/AT互換機のパラレル・ポートのピン配置と信号名である．

現在のセントロニクス・インターフェースに代わる新しいパラレル・インターフェース規格．PC/AT互換器の標準になりつつある．双方向通信によるパソコンと周辺機器のプラグ&プレイ機能や状態の監視などの使い勝手や，データ転送速度の向上を目的にIEEEが標準化した．セントロニクス相当の互換モード(SPP)，受信専用のニブル・モード，IBM PS/2対応のバイト・モード，ECPモード，EPPモードの五つのモードがある．**表4-1**に各モードにおけるピン名を**図4-2**に各モードにおけるデータ転送サイクルを示す．

● **互換モード**(compatibility mode)

オーソドックスなパラレル・ポートの互換モードで，セントロニクスと互換性がある．データ・ラインを使って8ビットの送信を行い，転送速度は標準で150kバイト/s程度，バッファを備えた高速タイプでも500kバイト/s程度である．

〈表4-2〉(1) セントロニクス・インターフェースの信号

ピン番号		信号名	信号方向 PC-プリンタ	意　　味
信号	リターン			
1	19	STROBE	→	データ取り込み同期信号
2	20	DATA1	→	
3	21	DATA2	→	
4	22	DATA3	→	
5	23	DATA4	→	
6	24	DATA5	→	送信データ
7	25	DATA6	→	
8	26	DATA7	→	
9	27	DATA8	→	
10	28	ACKNLG	←	データ取り込み完了
11	29	BUSY	←	プリンタが受信不能
12	30	PE	←	ペーパ・エンド
13		SLCT	←	プリンタの状態
14				
15				
16		0 V	—	
17		GND	—	
18				
19～30		GND	—	GNDのリターン側
31		INIT	→	プリンタ初期化
32		ERROR	←	プリンタ・エラー
33		GND	—	
34				
35				
36				


〈写真4-2〉PC/AT互換機のパラレル・ポート用25ピンDサブ・コネクタ



〈表4-3〉(1) PC/AT互換機のパラレル・ポートのコネクタ

ピン番号	方向	信号名	備　　考
1	I/O	STROBE	データ取り込み同期信号
2	I/O	Data Bit 0	送信データ・ビット0
3	I/O	Data Bit 1	送信データ・ビット1
4	I/O	Data Bit 2	送信データ・ビット2
5	I/O	Data Bit 3	送信データ・ビット3
6	I/O	Data Bit 4	送信データ・ビット4
7	I/O	Data Bit 5	送信データ・ビット5
8	I/O	Data Bit 6	送信データ・ビット6
9	I/O	Data Bit 7	送信データ・ビット7
10	I	ACK	データ取り込み完了
11	I	BUSY	プリンタが受信不能
12	I	PE	ペーパ・エンド
13	I	SLCT	プリンタの選択状態
14	O	AUTO FD XT	印刷後自動改頁
15	I	ERROR	プリンタ・エラー
16	O	INIT	プリンタ初期化
17	O	SLCT IN	プリンタ選択
18～25	—	Ground	

(a) ピン割りあて



(b) ピン配置図

● SPP(Standard Parallel Port)

IEEE 1284のモードの一つ．互換モードを意味する．従来のセントロニクス相当である．

信号レベル "H" "L"	機種別の信号名	
	PC98	PC/AT
L：アクティブ	$\overline{\text{PRTB}}$	$\overline{\text{STROBE}}$
	PDB0	DataBit0
	PDB1	DataBit1
	PDB2	DataBit2
	PDB3	DataBit3
	PDB4	DataBit4
	PDB5	DataBit5
	PDB6	DataBit6
	PDB7	DataBit7
L：アクティブ	$\overline{\text{ACK}}$	$\overline{\text{ACK}}$
H：ビジー	BUSY	BUSY
H：用紙切れ	PE	PE
H：オンライン	SELECT	SLCT
		$\overline{\text{AUTO FD XT}}$
	＋5 V	
L：初期化	$\overline{\text{INP-PRIME}}$	$\overline{\text{INIT}}$
L：エラー	$\overline{\text{FAULT}}$	$\overline{\text{ERROR}}$
	$\overline{\text{INP-BUSY}}$	$\overline{\text{SLCT-IN}}$


● ニブル・モード(nibble mode)

セントロニクスの拡張機能としてPC/AT互換機に採用された受信用のモード．機器からのステータスを得るために用意されている4本の信号線を使い，4ビット単位のデータ受信を行う．IEEE 1284のモードの一つでもある．

● バイト・モード(byte mode)

旧パラレル・ポート・インターフェース(セントロニクス)の拡張機

〈図4-2〉IEEE1284のデータ転送サイクル



能としてPS/2に採用された受信用のモード．特定のアドレスに制御コードを書き込むことで，パラレル・ポートのデータ線を受信モードに切り替えて使う．IEEE 1284のモードの一つでもある．

シリアル・ポート

● **シリアル・インターフェース**(serial interface)

1バイトなどのデータを1ビットのシリアル・データに変換して転送するためのインターフェース．おもなものとして，EIA-232，EIA-422，LANなどがある．Windows98からは，高速で柔軟なUSBがサポートされた．技術的にはパラレル転送よりシリアル転送のほうが高速化しやすく，なかには1 Gbps以上の通信速度をサポートするものもある．

● **シリアル・ポート**(serial port)

パソコンに標準装備のシリアル・インターフェース．PC/AT互換機では一般に9ピンDサブ・コネクタの非同期シリアル・インターフェースEIA-574，日本電気のPC98シリーズでは25ピンDサブ・コネクタの同期/非同期シリアル・インターフェースEIA-232である．

● **EIA-232**


[参] →❷EIA-232

1969年に米国のEIAがCCITT(現在のITU-T)勧告V.24，V.28によって決めた同期および非同期シリアル・インターフェースの規格．コンピュータとモデム，プリンタなどとの接続に使われる．最新はEIA/TIA-232-F-1997.

〈表4-4〉(1) シリアル・ポートのコネクタ

ピン番号	I/O	信号名	備　考
1	I	DCD	キャリア検出
2	I	RxD	受信データ
3	O	TxD	送信データ
4	O	DTR	データ端末レディ
5	—	GND	グラウンド
6	I	DSR	データ・セット・レディ
7	O	RTS	送信要求
8	I	CTS	送信可
9	I	RI	被呼表示


コネクタ形状はDサブ9ピン（オス）



(a) EIA-574


ピン番号	I/O	信号名	備　考
1	—	P.G.	保安用グラウンド
2	O	TxD	送信データ
3	I	SXD	受信データ
4	O	RTS	送信要求
5	I	CTS	送信可
6	I	DSR	データ・セット・レディ
7	—	S.G.	信号用グラウンド
8	I	DCD	キャリア検出
9	—	(N.C.)	
10	—	(N.C.)	
11	—	GND	
12	—	(N.C.)	
13	—	GND	
14	—	GND	
15	I	TxC2	送信エレメント・タイミング2
16	—	(N.C.)	
17	I	RxC	受信エレメント・タイミング
18	—	(N.C.)	
19	—	(N.C.)	
20	O	DTR	データ・ターミナル・レディ
21	—	(N.C.)	
22	I	RI	被呼表示
23	—	(N.C.)	
24	O	TxC1	送信エレメント・タイミング1
25	—	(N.C.)	

コネクタ形状はDサブ25ピン（オス）



(b) EIA-232

〈図4-3〉[1] 信号と電圧レベルの対応



SCSI
IEEE 1394
PC カード
IrDA
拡張バス
データ転送
その他

最大ケーブル長は15 m，最大伝送速度は20 kbpsと規定されている．最近は115.2 kbpsまでサポートしているものが多い．

モデムなどの終端装置側(DCE)のコネクタは25ピンのDサブ・コネクタが使われる．パソコンなどの端末(DTE)に付いているコネクタはPS/2以降のPC/AT互換機では，9ピンのDサブ・コネクタを使うEIA-574が使われることが多い．**表4-4**にコネクタのピン割り当てを，**図4-3**に信号と電圧レベルの対応を示す．

● **EIA-574**

［参］→❷EIA-574

PC/AT互換機で一般的な9ピンDサブ・コネクタを使う非同期シリアル・インターフェース．電気的特性はEIA-232の上位互換であるEIA-562などが適用される．EIA-232(旧RS-232)との混乱を収拾する目的で1991年に制定された．

❷RS-232-C

［参］→EIA-232

● **EIA-562**

不平衡シリアル・インターフェースの電気的特性を定めた規格．

● **調歩同期モード**(asynchronous mode)

データの単位(5～8ビット)ごとに，スタート・ビット，ストップ・ビット，パリティ・ビットを付加することで，信号の同期を取りやすくした通信方式である．

● **同期モード**(synchronous mode)

データをそのままシリアルに変換して送る方式で，無駄な付加ビットがなく効率的だが，先頭を検出する(同期を取る)必要がある．

● **非同期モード**(asynchronous mode)

［同］→調歩同期モード

● **キャラクタ同期モード**

［同］→同期モード

● **文字同期モード**

［同］→同期モード

● **DTE**(Data Terminal Equipment)

データ通信を行うためのデータ端末装置．ターミナル装置，シリアル・ポートをもったパソコンなど．

● **DCE**(Data Communications Equipment，Data Circuit terminating Equipment)

パラレル・ポート
シリアル・ポート
シリアル/パラレル
ハード・ディスク
USB

〈図4-4〉インターリンクのパラレル・ポート間接続用ケーブルの結線図



モデムなどのデータ回線終端装置．DTEから送られてきたデータを変換して，データ回線(電話線など)へ送り出す．

シリアル/パラレル・ポート

● インターリンク(Interlink)

2台のコンピュータにおいて，パラレルまたはシリアル・ポート間をケーブル接続することにより，ほかのコンピュータの共有フォルダにアクセスすること．ケーブルとしてパラレルの場合はインターリンク専用ケーブルを，シリアルの場合はクロス・ケーブルをそれぞれ使う．

MS-DOS6以降とWindowsでこの機能をサポートしている．

パラレル転送の場合の専用ケーブルの結線図を図4-4に示す．

ハード・ディスク・インターフェース

● ST506インターフェース(エスティーごーまるろくインターフェース)

PC/XTで採用されたハード・ディスク・インターフェース．MFM記録方式を採用していた．最大転送速度は625 kバイト/sで，最近はほとんど使われない．

● ESDI(Enhanced Small Disk Interface)

PS/2の一部の機種に採用されている，ST506を高速化したハード・ディスク・インターフェース．世界初の普及型5.25インチのウィンチェスタ・ディスクを造ったSeagate Technology社によって最初に作られた．データの転送速度は，10 M～15 Mビット/s．

制御信号，データ信号はST506とほぼ同一である．IDEドライブの普及とともに，あまり使われなくなった．

● IDE(Integrated Drive Electronics)

1986年にWestern Digital社，コンパック社，CDC社により規定されたHDD専用のインターフェース規格．ハード・ディスク・コントローラをHDDに内蔵し，本体側のインターフェースを簡単化した．

扱える最大容量は504 Mバイト，接続できるHDDは最大2台(マスタ1台とスレーブ1台)，最大データ転送速度は5 Mバイト/sである．イ

ンターフェースが簡単で安価だが，最大ケーブル長が60 cmと短いので内蔵装置に広く使われる．

● **EIDE**(Enhanced IDE)

IDEの上位互換の拡張規格で，1993年にWestern Digital社が中心となって推進した．ディスク容量は最大8.4 Gバイト，最大転送速度は16.7 Mバイト/s，接続できる装置は最大4台で，装置はHDD以外にもCD-ROM，MOなどが使える．

ピン配置を**図4-5**に，信号を**表4-5**にそれぞれ示す．

● **ATAインターフェース**(AT Attachment；エイティーエイ)

IDEをもとに，1993年にANSIで作られた公的標準．転送速度の向上やリムーバブル・メディアのサポート，サブノート・パソコン向けの機能などを規格化している．**表4-6**にATAのさまざまなモードと，そのときの最大転送速度を示す．

● **ATAPIインターフェース**(AT Attachment Packet Interface；アタピ)

ATA(IDEインターフェース)規格を変更することなしに，ハード・ディスク・ドライブ以外のCD-ROMドライブやテープ・ストリーマをサポートするために，Western Digital社が提唱した規格．

CD-ROMなどへの命令を強化するために，命令を12バイトのパケットとして送信し制御する．これで，CD-ROMなどのフォーマットをすべて扱うことができる．

● **Ultra-ATAインターフェース**

ハード・ディスク・インターフェースであるIDEの拡張仕様．エンハンストATAとともにANSI規格化されていないが，すでに多くのドライブやインターフェースが出回っており，デファクト・スタンダードとなりつつある．

● **Ultra-ATAPIインターフェース**

Ultra-ATAでCD-ROMなどをサポートしたもの．


● **Ultra DMA / 33インターフェース**

インテル社とQuantum社が共同で開発し，1996年に発表したHDDの転送方式．Ultra ATAで規定されたHDDの転送方式の一つ．最大データ転送速度は33.3 Mバイト/s，最大ケーブル長は46 cmである．

● **Ultra DMA / 66インターフェース**

現在策定中のUltra ATA/66と呼ばれている規格で採用予定のATA転送モード．最大データ転送速度66 Mバイト/sをサポートする．

〈図4-5〉IDE/EIDEインターフェース・コネクタ



〈表 4-5〉IDE / EIDE インターフェースの信号

信 号	ピン名	方向	ピン番号
リセット	RESET－	IN	1
グラウンド	GND	－	2
データ・バス	－	I/O	3～18
	DD0		17
	DD1		15
	DD2		13
	DD3		11
	DD4		9
	DD5		7
	DD6		5
	DD7		3
	DD8		4
	DD9		6
	DD10		8
	DD11		10
	DD12		12
	DD13		14
	DD14		16
	DD15		18
グラウンド	GND	－	19
キー・ピン	KEYPIN	－	20
DMA リクエスト	DMARQ	OUT	21
グラウンド	GND	－	22
I/O ライト	DIOW－	IN	23
グラウンド	GND	－	24
I/O リード	DIOR－	IN	25
グラウンド	GND	－	26
I/O チャネル・レディ	IORDY	OUT	27
ケーブル・セレクト	－	－	28
DMA アクノリッジ	DACK1－	IN	29
グラウンド	GND	－	30
インタラプト・リクエスト	INTRQ	OUT	31
16 ビット I/O	IOCS16－	OUT	32
ドライブ・アドレス	－	－	－
ビット 1	DA1	IN	33
ビット 0	DA0	IN	35
ビット 2	DA2	IN	36
パスド・ダイヤグノシス	PDIAG－	I/O	34
チップ・セレクト 0	CS1FX－	IN	37
チップ・セレクト 1	CS3FX－	IN	38
ドライブ・アクティブ /スレーブ・プリゼント	DASP－	I/O	39
グラウンド	GND	－	40

〈表4-6〉ATAモードと転送速度

種類	モード	転送速度 [Mバイト/s]
PIO転送	0	3.33
	1	5.22
	2	8.33
	3	11.11
	4	16.6
シングル・ワードDMA転送	0	2.08
	1	4.16
	2	8.33
マルチ・ワードDMA転送	0	4.16
	1	13.33
	2	16.6
	3	33.3

USB

● **USB**(Universal Serial Bus)

パソコンと周辺機器の接続を1種類のインターフェースに統一して，扱いが簡単になることを目指して決められた汎用バスである．規格では，最大127個までの機器が接続可能で，ホット・スワップにも対応している．転送速度は12 Mbps(フル・スピード)と1.5 Mbps(ロー・スピード)の2種類があり，同じバス上に混在させることが可能である．下記の4種類の特徴のある転送方法を使っている．

(a)アイソクロナス転送，(b)インタラプト転送，(c)バルク転送，(d)コントロール転送

パソコン周辺機器用インターフェースの統合を目標に，1993年からコンパック社，インテル社，マイクロソフト社，日本電気㈱が共同研究を始めた標準周辺インターフェースで，Windows 98から本格的に使われ始めた．

図4-6に示すようなツリー構造であり，拡張が容易である．最大6階層，最大127台まで構成可能．コネクタは**図4-7**に示すように，信号線1対と電源線1対からなる．したがって，USBを通じてホストから周辺機器に電源を供給でき，その電源電圧は5 V ± 5%，供給電流は1台当たり500 mA(最大)，全体で5 Aに制限されている．


コネクタは上流側(CPU，ハブ側)がシリーズA，下流側(周辺機器)がシリーズBと決められており，プラグや筐体には，**写真4-3**に示すようにUSBを示すアイコンが必ず表示されている．

ケーブルの長さはAWG28のSTPの場合は最大5 m，ほかは最大3 mに制限されている．フル・スピード・モードの場合，外部への放射ノイズを防ぐために，信号線としてAWG28のSTPが指定されているが，ロー・スピード・モードでは指定がない．


● **アイソクロナス転送**(isochronous transfer)

ほかのデバイスがUSBバスを使用していてトラフィックが高くても，一定時間あたりの転送量が保証できる転送方法である．このため，音


〈図4-6〉USBのツリー構造の例



〈写真4-3〉USBコネクタの外観



〈図4-7〉USBコネクタ▶



ピン番号	ピン名
1	+5V DC
2	DATA−
3	DATA+
4	GND

(a) ピン配置　(a) ピン割りあて

声などが途切れないので，オーディオなどマルチメディア用に使用される．

● **インタラプト転送**(interrupt transfer)

データを送りたいと思ってから実際に伝送できるまでの時間が保証されている転送方法である．急な反応が必要とされる，キーボードやマウス，ジョイ・スティックなどに使われる．

● **バルク転送**(bulk transfer)

プリンタやスキャナ，ディジタル・カメラなどの大量のデータを転送するときに使われるが，上記のアイソクロナス転送などが発生したら，後回しにされるため，転送速度の保証はされていない．

● **コントロール転送**(controlled transfer)

データの転送というよりは，USBデバイスのコンフィギュレーションやメッセージの送受信用に使われる転送である．

● **ホット・スワップ**(hot swap)

［同］→活線挿抜

パソコンが動作中に周辺機器を取り外したり追加しても，自動的に認識して使えるようにしてくれる機能．

SCSI

■ パラレルSCSI

● **SCSI**(Small Computer System Interface；スカジー)

SCSIは，Shugart社が作ったSASIをベースに汎用化され，ANSI X3.131-1986として規格化された．小型コンピュータの補助記憶装置用インターフェースとして考えられたが，汎用性が高く，プリンタやスキャナも使用できる．現在ではSCSI-2，SCSI-3も規格化されている．

SCSIの転送方式の種類を**図4-8**に，50ピン・コネクタのピン配置を**表4-7**にそれぞれ示す．



〈図4-8〉SCSIの転送方式の種類

〈表4-7〉50ピンSCSIコネクタのピン配置と信号

信号名	ピン番号		信号名
GND	1	26	−DB(0)
GND	2	27	−DB(1)
GND	3	28	−DB(2)
GND	4	29	−DB(3)
GND	5	30	−DB(4)
GND	6	31	−DB(5)
GND	7	32	−DB(6)
GND	8	33	−DB(7)
GND	9	34	−DB(P)
GND	10	35	GND
GND	11	36	GND
未使用(予約済)	12	37	未使用(予約済)
OPEN	13	38	TERMPWR
未使用(予約済)	14	39	未使用(予約済)
GND	15	40	GND
GND	16	41	−ATN
GND	17	42	GND
GND	18	43	−BSY
GND	19	44	−ACK
GND	20	45	−RST
GND	21	46	−MSG
GND	22	47	−SEL
GND	23	48	−C/D
GND	24	49	−REQ
GND	25	50	−I/O

注▶ −を前置した信号名は負論理を表す．

パソコンと周辺機器とを接続するインターフェースの国際的な規格で，ハード・ディスク，CD-ROM，MO，テープ・ストリーマ，プリンタ，スキャナなど，多くの機器で採用されており，最大7台まで，Wide SCSIでは最大15台まで接続できる．

また，OSがサポートしていれば，1台のパソコンに複数のSCSIカードを取り付けることができる．

SCSI機器には固有の番号(SCSI-ID)を割り当てて管理する．

初期のSCSI-1，現在広く普及しているSCSI-2，普及し始めたSCSI-3(Ultra SCSI)へと規格が発展している．**表4-8**にさまざまなSCSIモードと，それぞれの最大転送速度を示す．

接続コネクタの種類には**表4-9**のような数種類がある．

規　格		データ幅［ビット］	最大転送速度［Mバイト/s］
SCSI-1		8	5
SCSI-2	Fast	8	10
	Wide	16	20
		32	40
SCSI-3	Ultra SCSI Fast-20	8	20
	Wide	16	40
		32	80
	Ultra-2 SCSI Fast-40	8	40
	Wide	16	80
	Ulrta-3 SCSI	8	80
	SSA	シリアル	80
	Fibre Channel	シリアル	100
	IEEE 1394	シリアル	50

〈表4-8〉SCSIの最大転送速度

接続コネクタ	通　称	主な用途など
57型50ピン (57-×0500) (57F×0500)	フル・ピッチ，アンフェノール，DDK，SCSI-1，Telco-50，M57	汎用
ハーフ・ピッチ50ピン	ハーフ・ピッチ，ベローズ・タイプ，マイクロ・リボン50，MDR50	日本電気PC98シリーズ用
Micro DB50	ハイ・ピッチ，SCSI-2，ピン・タイプ	SCSI-2，PC/AT互換機
Micro DB68	SCSI-3	SCSI-3
25ピンDサブ	25ピンDサブ，IS4901，DB25，M59	Macintosh
HDI-30	HDI-30	Macintosh

〈表4-9〉SCSIの接続コネクタ

● **SCSI-2**

1994年に承認された規格（ANSI X3.131-1994）で，いろいろな種類の装置が使えるよう拡張されている．新たに，Fast SCSIとWide SCSIの規格も追加された．

● **SCSI-3**

SCSI-2を発展させる形で標準化作業中の規格である．従来のパラレル・インターフェースに加えて，シリアル・インターフェース（シリアルSCSI）も対応している．

● **LUN**（Logical Unit Number）

1台のSCSI装置の中に複数のユニットをもてる機能があり，多連装CD-ROMなどで使われる．LUNは，このユニットの番号を示す．

● **非同期転送**（asynchronous transfer）


SCSIのデータ転送方式の基本である．**図4-9**のように，$\overline{REQ}/\overline{ACK}$信号を使ったハンドシェイクを行う．1バイトずつ確認しながら転送するので確実だが時間がかかる．この転送モードでは約1.5 Mバイト/秒程度の転送が可能である．

▶ イニシエータ→ターゲットへの1バイト転送

(1) ターゲットが$\overline{REQ}$を“L”にする．

(2) イニシエータは出力したいデータをデータ・バスにセットする．

〈図4-9〉非同期転送のハンドシェイク



(a) イニシエータ・ターゲットへの1バイト転送

(b) ターゲット・イニシエータへの1バイト転送

(3) イニシエータが$\overline{\mathrm{ACK}}$を“L”にする.
(4) ターゲットは$\overline{\mathrm{ACK}}$が“L”になるのを見てデータを取り込み，$\overline{\mathrm{REQ}}$を“H”にする.
(5) イニシエータは$\overline{\mathrm{REQ}}$が“H”になったのを見て$\overline{\mathrm{ACK}}$を“H”にし，次の$\overline{\mathrm{REQ}}$の“L”を待つ.

▶ ターゲット→イニシエータへの1バイト転送

(1) ターゲットは出力したいデータをデータ・バスにセットする.
(2) ターゲットが$\overline{\mathrm{REQ}}$を“L”にする.
(3) ターゲットは$\overline{\mathrm{REQ}}$が“L”にセットされたのを見て，データを取り込み$\overline{\mathrm{ACK}}$を“L”にする.
(4) ターゲットは$\overline{\mathrm{ACK}}$が“L”になるのを見てデータを取り込み，$\overline{\mathrm{REQ}}$を“H”にする.

● **同期転送**(synchronous transfer)

$\overline{\mathrm{REQ}}$/$\overline{\mathrm{ACK}}$信号でのハンドシェイクを一部省略して高速化する転送方法である．具体的には，ACKパルスを受ける前に複数のREQパルス(データの転送)を許可することで，ハンドシェイクによるオーバーヘッド時間を短縮する.

● **Fast SCSI**

SCSI-2の同期転送の中でも5 Mバイト/sを越えて高速に転送できるもの.

● **Ultra SCSI**

SCSI-3で使われ，Fast SCSIの2倍の転送速度をもつ.

SCSI-3の別称.

● **Ultra-2 SCSI**

LVDを使用して，Ultra SCSIの2倍の転送速度をもつ.

● **Wide SCSI**

2～4バイト(16～32ビット)幅のケーブルを使って転送する方式である.

SCSI-2では，標準のSCSIと同じ50ピンのAケーブル(8ビット)と，68ピンのBケーブル(24ビット)が規定されている.

SCSI-3では，Aケーブルは使わず68ピンのPケーブルとQケーブル

(1本で16ビット)を使う．**表4-10**はWide SCSI-3の68ピンのコネクタのピン割り当てである．

● **シングルエンド**(single-ended)

一般的なSCSIはシングルエンド(不平衡型)である．**図4-10**のようにGND(グラウンド)と信号線の電位差でLレベルとHレベルを判別する．

● **不平衡型**(unbalanced type)

[参] →シングルエンド

● **ディファレンシャル**(differencial)


ディファレンシャル(平衡型)のSCSIは，**図4-11**のように2本1組で信号を送る方法で，2本の信号線の間の電位差でLレベルとHレベルを判別する．

● **平衡型**(balanced type)


〈表4-10〉SCSI-3の68ピン・コネクタ(Pケーブル)のピン配置と信号

信号名	ピン番号	ピン番号	信号名
GND	1	35	−DB(12)
GND	2	36	−DB(13)
GND	3	37	−DB(14)
GND	4	38	−DB(15)
GND	5	39	−DB(P1)
GND	6	40	−DB(0)
GND	7	41	−DB(1)
GND	8	42	−DB(2)
GND	9	43	−DB(3)
GND	10	44	−DB(4)
GND	11	45	−DB(5)
GND	12	46	−DB(6)
GND	13	47	−DB(7)
GND	14	48	−DB(P)
GND	15	49	GND
GND	16	50	GND
TERMPWR	17	51	TERMPWR
TERMPWR	18	52	TERMPWR
(予約)	19	53	(予約)
GND	20	54	GND
GND	21	55	−ATN
GND	22	56	GND
GND	23	57	−BSY
GND	24	58	−ACK
GND	25	59	−RST
GND	26	60	−MSG
GND	27	61	−SEL
GND	28	62	−C/D
GND	29	63	−REQ
GND	30	64	−I/O
GND	31	65	−DB(8)
GND	32	66	−DB(9)
GND	33	67	−DB(10)
GND	34	68	−DB(11)

〈図4-10〉不平衡伝送方式（シングルエンド）



〈図4-11〉平衡伝送方式（ディファレンシャル）



［参］→ディファレンシャル

● **差動型**

［同］→ディファレンシャル

● **LVD**(Low Voltage Differential)

Ultra-2 SCSIで使われる低電圧の差動型インターフェース．

■シリアルSCSI

● **シリアルSCSI**(serial SCSI)

SCSI-3の規格には，SCSI-2など従来どおりのパラレル・インターフェースをもつ規格以外にも，シリアルでデータ転送するシリアルSCSIとしての規格の標準化が進められている．その代表がIEEE-1394と呼ばれる規格である．

● **SSA**(Serial Storage Architecture)

HDDやディスク・アレイ装置とコンピュータを結ぶための高速シリアル・インターフェース．ANSIがSCSI-3の一つとして標準化を進めている．

最大データ転送速度は20 M～80 Mバイト/s．伝送媒体にはシールド付きのツイスト・ペア線を使う．SSAアダプタに接続されたすべての装置(ノード)間でデータの送受信を行うことができる．アダプタ当たりの最大接続装置数は96デバイス．

● **ファイバ・チャネル**(fibre channel，fiber channel)

伝送距離が最大10 kmと長い高速シリアル・インターフェース．ANSIがSCSI-3の一つとして標準化を進めている．最大データ転送速度は100 Mバイト/s，接続できる機器の数は最大127台である．伝送媒体には光ファイバ(10 km)，同軸ケーブル(25 m)，シールド付きのツイスト・ペア線をそれぞれ使うことができる．

ギガ・ビット・イーサネットの物理層には，ファイバ・チャネルと同じ仕様が採用されている．

IEEE1394

● **IEEE1394**(アイ・トリプル・イー1394)

パラレルSCSIと同様にデイジイ・チェーンを基本としているが，ツリー状に分岐させることも可能である．機器間のケーブル長は最大4.5 mまで許され，ホップ数は最大16段で最長72 m(16 × 4.5)まで許される．ホット・プラグに対応し，転送速度は100 M，200 M，400 Mbps

があり，将来的には1 Gbpsまで高速化するようである．これらの異なった転送速度をもつ機器を同一バスに接続することが可能である．

アイソクロナス転送に対応しているのでマルチメディアにも向き，ディジタル・ビデオ・レコーダのインターフェースとして使われている．

1986年にApple社がHDDのインターフェースとして開発を開始したシリアル・インターフェース規格．Fire WireあるいはHigh Performance Serial Busとも呼ばれる．正式規格化前は，P1394とも呼ばれていた．

データ転送速度として100 M，200 M，400 Mbpsの3種類が規定されている．転送モードは，データを送りたいときにバスの使用権を獲得して送信する非同期転送に加え，バスを流れる一定クロック信号(125 μs)に合わせてリアルタイムにデータ転送するアイソクロナス転送をサポートしているのが大きな特徴である．

図4-12にネットワーク形態の一例を示す．接続形態は，デイジイ・チェーン(最大16台)，またはツリー状につないでいくブランチ接続(最大63台)で，管理はノードIDにより行い，すべてのノードが対等に動作する．したがって，任意のノード間でデータ転送が可能で，例えばディジタル・カメラからプリンタに対して，パソコンを介在せずに画像データを転送することも可能である．

ケーブルは6芯(4芯)のシールド付きツイスト・ペア・ケーブルであり，そのうち2本が電源用，4本がデータと制御信号用である．ケーブル長は，ノード間で最大4.5 m，システムで最大16ノードが許され最大72 mとなる．ホット・プラグに対応しており，そのつどネットワークが自動的に再構成される．

柔軟性と高速性を備えた仕様のため，パソコン用の各種周辺機器以外に，オーディオやビデオ製品用インターフェース(DV端子)として採用されている．また，電子楽器を制御するためのMIDIプロトコルなどを載せる動きもある．なお，ソニー㈱は新名称としてi.LINKを提案している．

● **High Performance Serial Bus**

[同] →IEEE1394

● **FireWire**


[同] →IEEE1394

● **i.LINK**(アイ・リンク)

[同] →IEEE1394

● **DV端子**(Digital Video)

[参] →IEEE1394



〈図4-12〉IEEE1394のネットワーク形態例

PC カード

● **PCMCIA**(Personal Computer Memory Card International Association)

米国にあるPCカード規格の標準化団体.

会員制の団体で，会員間の協議により規格化を進めている団体である．その規格は強制力がないガイドラインに過ぎない．ここで決められている規格は，物理的，電気的仕様を決めている「PC Card Standard」と，ソフトウェアの仕様を決めている「ソケット・サービス仕様」「カード・サービス仕様」に分かれている．PCカードには**写真4-4**のようにいろいろな種類がある.

● **PCカード**

［参］→PCMCIA

● **JEIDA**(Japan Electronic Industy Development Association；じぇいだ)

日本電子工業振興協会．JEIDAとPCMCIAは，互換性のあるように規格を定めている．両者の互換性は**表4-11**のとおりで，その内容は**表4-12**に示す.

● **タプル**(tuple)

PCカードには，メーカや製品名，製品番号，自分がどのような機能をもつかなどの情報が書かれている．これらのデータの集合体をCISと呼び，その個々のデータ構造体のことをタプルと呼ぶ.

● **CIS**(Card Infomation Structure)

［参］→タプル

● **イネーブラ**(enabler)

PCカードを使用できるようにするプログラム．PCカードのCISを読み出して，どんなカードかを認識し，そのカードが使用できるように設定する.



〈写真4-4〉各種PCカードの例

〈表4-11〉PCMCIA規格とJEIDA規格の互換性

PCMCIA		JEIDA	互換性
PCMCIA 1.0	≒	JEIDA 4.0	物理的，電気的仕様だけ
PCMCIA 2.0	≒	JEIDA 4.1	物理的，電気的仕様だけ
PCMCIA 2.1	≒	JEIDA 4.2	ソフトウエア仕様も含む

〈表4-12〉PCMCIA規格とJEIDA規格

バージョン	内容
PCMCIA 1.0/JEIDA 4.0	メモリ・カード専用
PCMCIA 2.0/JEIDA 4.1	I/Oカードも使用可能

〈表4-13〉(2) CardBusPCカードのピン配置と信号割り当て

ピン番号	16ビットPCカード・インターフェース					CardBus PCカード・インターフェース		
	メモリ・カード		注	I/O&メモリ・カード				
	信号名	I/O		信号名	I/O	信号名	I/O	注
1	GND	DC		GND	DC	GND	DC	
2	D3	I/O		D3	I/O	CAD0	I/O	
3	D4	I/O		D4	I/O	CAD1	I/O	
4	D5	I/O		D5	I/O	CAD3	I/O	
5	D6	I/O		D6	I/O	CAD5	I/O	
6	D7	I/O		D7	I/O	CAD7	I/O	
7	CE1#	I		CE1#	I	CCBE0#	I/O	
8	A10	I		A10	I	CAD9	I/O	
9	OE#	I		OE#	I	CAD11	I/O	
10	A11	I		A11	I	CAD17	I/O	
11	A9	I		A9	I	CAD14	I/O	
12	A8	I		A8	I	CCBE1#	I/O	
13	A13	I		A13	I	CPAR	I/O	
14	A14	I		A14	I	CPERR#	I/O	
15	WE#	I		WE#	I	CGNT#	I	
16	READY	O	(1)	IREQ#	O	CINT#	O	
17	V_{CC}	DC in		V_{CC}	DC in	V_{CC}	DC in	
18	V_{PP1}	DC in		V_{PP1}	DC in	V_{PP1}	DC in	
19	A16	I		A16	I	CCLK	I	
20	A15	I		A15	I	CIRDY#	I/O	
21	A12	I		A12	I	CCBE2#	I/O	
22	A7	I		A7	I	CAD18	I/O	
23	A6	I		A6	I	CAD20	I/O	
24	A5	I		A5	I	CAD21	I/O	
25	A4	I		A4	I	CAD22	I/O	
26	A3	I		A3	I	CAD23	I/O	
27	A2	I		A2	I	CAD24	I/O	
28	A1	I		A1	I	CAD25	I/O	
29	A0	I		A0	I	CAD26	I/O	
30	D0	I/O		D0	I/O	CAD27	I/O	
31	D1	I/O		D1	I/O	CAD29	I/O	
32	D2	I/O		D2	I/O	RFU	—	(2)
33	WP	O	(1)	IOIS16#	O	CCLKRUN#	I/O	
34	GND	DC		GND	DC	GND	DC	

注▶
(1) 16ビット・メモリ・カード・インターフェースとI/Oカード・インターフェースで変わる信号.
(2) CardBus PCカード・インターフェース用に将来使われる(予約). CardBus PCカード・ソケットは, 16ビットPCカードとCardBus PCカード・インターフェースの両方をサポートするので, CardBus PCカード・アダプタが, 16ビットのPCカードが確実に挿入されたことを検出したとき、これらの信号は、16ビットPCカード・インターフェースとして定義されなければならない.

ピン番号	16ビットPCカード・インターフェース					CardBus PCカード・インターフェース		
	メモリ・カード		注	I/O&メモリ・カード				
	信号名	I/O		信号名	I/O	信号名	I/O	注
35	GND	DC		GND	DC	GND	DC	
36	CD1#	O		CD1#	O	CCD1#	O	
37	D11	I/O		D11	I/O	CAD2	I/O	
38	D12	I/O		D12	I/O	CAD4	I/O	
39	D13	I/O		D13	I/O	CAD6	I/O	
40	D14	I/O		D14	I/O	RFU	—	(2)
41	D15	I/O		D15	I/O	CAD8	I/O	
42	CE2#	I		CE2#	I	CAD10	I/O	
43	VS1#	O	(4)	VS1#	O	CVS1	I/O	
44	RFU	—	(1)	IORD#	I	CAD13	I/O	
45	RFU	—	(1)	IOWR#	I	CAD15	I/O	
46	A17	I		A17	I	CAD16	I/O	
47	A18	I		A18	I	RFU	—	(2)
48	A19	I		A19	I	CBLOCK#	I/O	
49	A20	I		A20	I	CSTOP#	I/O	
50	A21	I		A21	I	CDEVSEL#	I/O	
51	V_{CC}	DC in		V_{CC}	DC in	V_{CC}	DC in	
52	V_{PP2}	DC in		V_{PP2}	—	V_{PP2}	DC in	
53	A22	I		A22	I	CTRDY#	I/O	
54	A23	I		A23	I	CFRAME#	I/O	
55	A24	I		A24	I	CAD17	I/O	
56	A25	I		A25	I	CAD19	I/O	
57	VS2#	—	(5)	VS2#	—	CVS2	I/O	
58	RESET	I	(3)	RESET	I	CRST#	I	
59	WAIT#	O	(3)	WAIT#	O	CSERR#	O	
60	RFU	—	(1)	INPACK#	O	CREQ#	O	
61	REG#	I	(1)	REG#	I	CCBE3#	I/O	
62	BVD2	O	(1)	SPKR#	O	CAUDIO	O	
63	BVD1	O	(1)	STSCHG#	O	CSTSCHG	O	
64	D8	I/O		D8	I/O	CAD28	I/O	
65	D9	I/O		D9	I/O	CAD30	I/O	
66	D10	I/O		D10	I/O	CAD31	I/O	
67	CD2#	O		CD2#	O	CCD2#	O	
68	GND	DC		GND	DC	GND	DC	

(3) RESET と WAIT# は，PCMCIA 1.0/JEIDA 4.0 では RFU である．これらの信号は，PCMCIA 2.0/JEIDA 4.1 とそれ以降の規格で要求される．

(4) VS1# は，PCMCIA 2.1/JEIDA 4.2 以前の規格では，RFSH と名付けられていた．

(5) VS2# は，PCMCIA 2.1/JEIDA 4.2 以前の規格では，RFU だった．

(6) "I" のついた信号は PC カードへの入力を，"O" のついた信号は PC カードからの出力を示す．

● **ソケット・サービス**(socket service)

PCカードを設定するには，PCMCIAコントローラを操作する．このコントローラのハードウェアの違いを吸収して統一した29個のファンクション・コールで扱えるようにしたものがソケット・サービスである．

● **カード・サービス**(card service)

ソケット・サービスは，単純にコントローラを制御するプログラムである．PCカードのリソースの管理などは行わないので，使い勝手は良くない．そこで，プログラム的に扱いやすくしたものがカード・サービスであり，55個のファンクションをもっている．

● **活線挿抜**(かっせんそうばつ)

[同] →ホット・スワップ

パソコン本体の電源を入れたまま，PCカードを抜き差ししても，それを認識させることができること．

● **CardBus**(カード・バス)

PCカードは基本的にはISAバスをベースにした16ビットのバスをもっているが，PCIバスをベースにしたのがCardBus規格である．最大の特徴は，最大132 Mバイト/秒(バス・クロック33 MHz時)の転送速度である．PCカードおよびCardBus PCカードのピン配置を**表4-13**に示す．

PCMCIAによる32ビットPCカード用インターフェースの仕様．32ビットの高速ローカル・バスのPCIをベースに仕様が決められた．16ビットPCカード用ソケットと上位互換がある．

高速動作を可能にするため，波形ひずみ制限を目的にコネクタ周辺をグラウンドで包み込むような構造が特徴．

IrDA

● **IrDA**(Infra-red Data Association)

赤外線通信の世界標準規格．おもに，ノート・パソコンや携帯情報端末で，かさばるケーブルがなくても通信が可能なように考えられた．通信距離は1 mと比較的短く，通信できる範囲(指向性)も中心から±15～30°と狭い．規格としては，赤外線の受発光部の物理的規定だけではなく，通信のプロトコルまでも規定している．

● **IrDA SIR 1.0**(IrDA Serial Infra Red 1.0)

IrDA 1.0の物理層はIrDA SIR 1.0として規定されており，**表4-14**のように使用する赤外線の波長や変調形式を決めている．

光出力波形を**図4-13**に示す．**図4-14**のようにシリアル・コントローラの出力がデータ1のときには赤外線LEDが発光せず，データ0のときだけ発光する．この発光時間は1ビット時間の3/16だけと短い．


● **IrDA SIR 2.0**

1.152 Mbps(0.576 Mbps)と4.0 Mbpsという高速データ伝送ができるIrDAの物理層の規格である．これは，IrDA1.1という新しい規格で規定されている．1.152 Mbpsでは，従来と同じRZ符号方式で，データの“0”/“1”を光パルスの有無で伝送していたが，4.0 Mbpsでは，**図4-15**


〈表 4-14〉[3] IrDA の物理層の規定

項　目	仕　様
● システム	
通信方式	調歩同期，半二重，1ストップ・ビット，パリティなし
伝送速度	2400 bps，9600 bps，19.2 kbps，38.4 kbps，57.6 kbps，115.2 kbps
符合化	データ1：赤外線なし データ0：1.6 μs～3/16ビット時間の赤外線パルス
通信距離	0～1 m（$BER = 10^{-9}$以下）
● 送信機	
光のピーク波長	850～900 nm
送信出力	40～500 mW/sr
半角	±15～±30°
立ち上がり/立ち下がり時間	600 ns以下
オーバーシュート	25％以下
ジッタ	200 ns以下
● 受信機	
受信レベル	4 μW/cm²～500 mW/cm²
送受信切り替え時間	10 ms以下

〈図 4-13〉[3] IrDA の物理層の光出力波形



〈図 4-14〉[3] UART の出力と赤外線入出力の関係



〈図 4-15〉[3] IrDASIR2.0 の 4 値 PPM

のような，4値PPMという方式を採用している．

拡張バス

■ 汎用拡張スロット

● XT バス

IBM社のパソコンPC/XTの拡張スロットのバス．8ビットISAバス．PC/XTは，CPUに外部バス8ビットの8088を搭載していた．

● ATバス

IBM社のパソコンPC/ATの拡張スロットのバス．16ビットISAバス．XTバスの上位互換である．

PC/ATは，CPUに外部バス16ビットの80286を搭載していた．

● ISAバス(Industry Standard Architecture bus；イサ・バス)

工業標準の拡張バス．16ビットISAバスはIBM社のパソコンPC/AT(モデル5170)の，8ビットISAバスは同IBM-PC(モデル5150)およびPC/XT(モデル5160)の拡張バスである．

IBMはPC/AT用のバスをATバスと呼んでいる．ISAバスという名称は，IBM以外のPC/AT互換機メーカが，ATバスという名称を使いたくなかったために後に作られた名称である．

ISAバスは，CPUに80286を使っていたため，データ・バスは16ビットでアドレス・バスは24ビット(16 Mバイト)の構成になっている．386以降のCPUを使ったPC/AT互換機でも，16 Mバイト以上のアドレスをアクセスすることはできない．ISAバスの信号とピン配置を**表4-15**に，外観を**写真4-5**にそれぞれ示す．

IBM PC/ATのバスを基にして規定された拡張バス．バス幅が8ビットのものをXTバス，16ビットのものをATバスと呼ぶこともある．最大転送速度は8 Mバイト/s．PC99規格からは使用禁止となったので，

〈表4-15〉ISAバスのピン配置と信号

リアル・パネル側

銅箔面		部品面	
信号名	ピン	ピン	信号名
GND	B1	A1	$\overline{\text{I/OCHCK}}$
RESETDRV	B2	A2	SD_7
+5V DC	B3	A3	SD_6
IRQ_9 (IRQ_2)	B4	A4	SD_5
−5V DC	B5	A5	SD_4
DRQ_2	B6	A6	SD_3
−12V DC	B7	A7	SD_2
$\overline{\text{0WS}}$	B8	A8	SD_1
+12V DC	B9	A9	SD_0
GND	B10	A10	I/OCHRDY
$\overline{\text{SMEMW}}$	B11	A11	AEN
$\overline{\text{SMEMR}}$	B12	A12	SA_{19}
$\overline{\text{IOW}}$	B13	A13	SA_{18}
$\overline{\text{IOR}}$	B14	A14	SA_{17}
$\overline{DACK_3}$	B15	A15	SA_{16}
DRQ_3	B16	A16	SA_{15}
$\overline{DACK_1}$	B17	A17	SA_{14}
DRQ_1	B18	A18	SA_{13}
$\overline{\text{REFRESH}}$	B19	A19	SA_{12}
SYSCLK	B20	A20	SA_{11}
IRQ_7	B21	A21	SA_{10}
IRQ_6	B22	A22	SA_9
IRQ_5	B23	A23	SA_8
IRQ_4	B24	A24	SA_7
IRQ_3	B25	A25	SA_6
$\overline{DACK_2}$	B26	A26	SA_5
TC	B27	A27	SA_4
BALE	B28	A28	SA_3
+5V DC	B29	A29	SA_2
OSC	B30	A30	SA_1
GND	B31	A31	SA_0

$\overline{\text{MEMCS16}}$	D1	C1	SBHE
$\overline{\text{I/OSC16}}$	D2	C2	LA_{23}
IRQ_{10}	D3	C3	LA_{22}
IRQ_{11}	D4	C4	LA_{21}
IRQ_{12}	D5	C5	LA_{20}
IRQ_{15}	D6	C6	LA_{19}
IRQ_{14}	D7	C7	LA_{18}
$\overline{DACK_0}$	D8	C8	LA_{17}
DRQ_0	D9	C9	$\overline{\text{MEMR}}$
$\overline{DACK_5}$	D10	C10	$\overline{\text{MEMW}}$
DRQ_5	D11	C11	SD_8
$\overline{DACK_6}$	D12	C12	SD_9
DRQ_6	D13	C13	SD_{10}
$\overline{DACK_7}$	D14	C14	SD_{11}
DRQ_7	D15	C15	SD_{12}
+5V DC	D16	C16	SD_{13}
$\overline{\text{MASTER}}$	D17	C17	SD_{14}
GND	D18	C18	SD_{15}

フロント・パネル側

XTバス

ATバス

次第にPCIに代わっていくと考えられる．

● **MCAバス**(Micro Channel Architecture)

32ビットのi386CPUに対応するために，IBM社が同社のパソコンPS/2に採用した32ビットの拡張バス規格．ISAバスとの互換性はない．最大データ転送速度が20 Mバイト/s，拡張カードをソフトウェアで設定できる．ロイヤリティが必要なため，あまり普及しなかった．

1987年にIBM社のPS/2というIBM-PC/ATの後継機にあたるパソコンに搭載されたバスで，386など高性能な32ビットCPU用のバスのため新たに設計された．

MCAを使用するにはIBMにライセンス料を支払わねばならず，PC/AT互換機メーカはMCAを採用せずに，独自にEISAという規格を作りPC/AT互換機に搭載した．このため，ライセンス料が掛かるMCAを使ったアドイン・カードはシェアを延ばせなかった．

● **EISAバス**(Extended Industry Standard Architecture bus；エイサ・バス)

1988年に登場したISAバスの上位互換となる高性能32ビット・バス．数社のPC/AT互換機メーカが，IBMのMCAに対抗すべく作ったバスである．

EISAはISAを拡張した形になっていて，EISA用のスロットにISAのアドイン・カードを挿すことができた．

ISAとの上位互換性を保ちながら，転送速度の大幅なアップを図った32ビットの拡張バス．サーバなどに採用されているが，PC/AT互換機ではPCIが主流となったので，あまり使われなくなった．

● **Cバス**(Compatible bus)


日本電気のPC9800シリーズやPC9821シリーズに搭載されている拡張バス．PC98NXシリーズからは廃止された．長い間の蓄積で市販のCバス用拡張カードは多いが，転送速度が遅いなどの問題もあり，消えつつある仕様である．

■ ビデオ拡張スロット

● **VLバス**(VESA Local bus)

VESAローカル・バス(VLバス)は，1992年にビデオ・カードなどのメーカが集まって作った団体VESAが提唱するローカル・バスの規格である．VLバスは486のバスをそのまま端子に出したようなバスである．486用に特化されていたので，CPU主流がPentiumになった今では使われなくなった．

米国のグラフィック分野におけるカードの標準化団体VESAが規定



〈写真4-5〉ISAバス用コネクタとPCIバス用コネクタ

SCSI
IEEE 1394
PC カード
IrDA
拡張バス
データ 転送
その他
パラレル・ポート
シリアル・ポート
シリアル/パラレル
ハード・ディスク
USB

した，32ビットの拡張バス．486CPU時代にさかんに使われたが，PCIの普及により，姿を消しつつある．

● **VESAローカル・バス**（Video Electronics Standard Association local bus；ベサ・バス）

［同］→VLバス

● **AGP**（Accelerated Graphics Port）

インテル社が作ったビデオ・カード専用のバスで，PCIバスの変種である．メイン・メモリからPCIバスを通さずビデオ・カードへ転送することで，PCIバスの負荷を下げることができ，さらにPCIバスより高速な転送を可能にしている．基本的にはPCIバスに似ているが，バス・クロックが66 MHzと高速で266 Mバイト/秒の転送速度をもつ．さらに2倍モード（533 Mバイト/秒），4倍モード（1066 Mバイト/秒）という高速モードもある．外観を**写真4-6**に示す．

バス・クロックは66 MHzで，データ転送速度は，1×モードで266 Mバイト/s，2×モードで533 Mバイト/sの32ビットのグラフィック専用バスの規格．メイン・メモリに直接アクセスでき，それの一部をVRAMの一部（テクスチャ・バッファ）として利用できるので，高度なグラフィック処理が可能となっている．

■ PCI

● **PCIバス**（Peripheral Component Interconnect bus）

インテルが提唱して，多くの企業で組織したPCI SIG（PCI Special Interest Group）という団体が仕様を決定している．

構成例を**図4-16**に，コネクタの外観を**写真4-5**に示す．PCIは同期型のバスで，32ビットのバス幅をもっているが，アドレスとデータは共用である．**図4-17**のように，最初のサイクルでアドレスを設定してから，次のサイクルでデータを読み書きする．

インテルが中心となって開発したパソコンのための高速汎用32ビット・バスの規格．バス・クロックは33 MHzで，最大転送速度は133 Mバイト/sである．PCIバス・コントローラが，拡張バスの制御を一括して行うので，CPUに依存しない汎用バス仕様となっている．そのため，PC/AT互換機，PC9800シリーズ，ワーク・ステーション，Macintoshなどで採用されている．

PCIの割り込みは，一定レベルの信号で割り込むレベル・トリガ（レベル・センス）方式なので，一つの割り込みポートを複数のデバイスで共有できる．PCIにおける割り込み共有は，Windows 95のOSR2から利用可能となっている．


これを採用したSCSI，音源などの拡張ボードも急速に増えている．

32ビットPCIバスの信号とピン割り当てを**表4-16**に示す．


● **ホスト・バス**（host bus）

CPUのローカル・バスである．このバスには，L2キャッシュや，メイン・メモリが接続されている．ここでは，CPUの外部クロックと同じ速度で動作するので，PC100対応の機種であれば100 MHzで動作する．


● **ホスト-PCIブリッジ**（host-PCI bridge）



〈写真4-6〉AGPバス



〈図4-16〉PCIバスの構成例



〈図4-17〉PCIバスのリード・タイミング

ホスト・バスとPCIバスの受け渡しをする．メモリ操作の必要性から，L2キャッシュや主記憶メモリの制御のためのメモリ・コントローラと一体化されている場合が多いようである．

● PCI-PCIブリッジ

おもにPCIのスロット数を規定数より拡張する際に使われる．一つのPCIブリッジに同時に取り付けられるアドイン・カードは3～4枚である．これを越える場合には，このブリッジを使って拡張スロットの数を増やす．

● PCI-ISAブリッジ

PCIに接続されたISAバスを設けるためのものである．PC/AT互換機には，多くの周辺デバイスが使われているが，多くはISAバスに接続されているので，PC/AT互換機を構成するためには不可欠である．

データ転送

● PIO転送(Programmed Input/Output transfer)

CPUのプログラムによるデータ転送方式．転送速度はCPUの動作速度に大きく依存するが，CPUの高速化により，DMAコントローラを使った転送より高速になった．データの流れを図4-18の1点鎖線で示す．

● DMA転送(Direct Memory Access transfer)

CPUを経由せずに，DMAコントローラ(DMAC)が直接メモリとメ

〈表4-16〉[5] 32ビットPCIバスのピン配置と信号

B（部品面）	ピン番号	A（銅箔面）	B（部品面）	ピン番号	A（銅箔面）
－12 V	1	TRST#	AD [17]	32	AD [16]
TCK	2	＋12 V	C/BE [2] #	33	＋3.3 V
GND	3	TMS	GND	34	FRAME#
TDO	4	TDI	IRDY#	35	GND
＋5 V	5	＋5 V	＋3.3 V	36	TRDY#
＋5 V	6	INTA#	DEVSEL#	37	GND
INTB#	7	INTC#	GND	38	STOP#
INTD#	8	＋5 V	LOCK#	39	＋3.3 V
PRSNT1#	9	RSV	PERR#	40	SDONE
RSV	10	＋5 V(I/O)	＋3.3 V	41	SBO#
PRSNT2#	11	RSV	SERR#	42	GND
GND	12	GND	＋3.3 V	43	PAR
GND	13	GND	C/BE [1] #	44	AD [15]
RSV	14	RSV	AD [14]	45	＋3.3 V
GND	15	RST#	GND	46	AD [13]
CLK	16	＋5 V(I/O)	AD [12]	47	AD [11]
GND	17	GNT#	AD [10]	48	GND
REQ#	18	GND	GND	49	AD [09]
＋5 V(I/O)	19	RSV	5 V Key	50	5 V Key
AD [31]	20	AD [30]	5 V Key	51	5 V Key
AD [29]	21	＋3.3 V	AD [08]	52	C/B [0] #
GND	22	AD [28]	AD [07]	53	＋3.3 V
AD [27]	23	AD [26]	＋3.3 V	54	AD [06]
AD [25]	24	GND	AD [05]	55	AD [04]
＋3.3 V	25	AD [24]	AD [03]	56	GND
C/BE [3] #	26	IDSEL	GND	57	AD [02]
AD [23]	27	＋3.3 V	AD [01]	58	AD [00]
GND	28	AD [22]	＋5 V(I/O)	59	＋5 V(I/O)
AD [21]	29	AD [20]	ACK64#	60	REQ64#
AD [19]	30	GND	＋5 V	61	＋5 V
＋3.3 V	31	AD [18]	＋5 V	62	＋5 V

注▶ #は負論理信号を表す． RSV：Reserved，GND：Ground

モリや周辺機器に対して高速でデータを転送する方式．しかし，パソコン内のDMACは周辺機器との動作互換性を保つために高速化できないので，PIO転送より低速となる場合もある．データの流れを**図4-18**の破線で示す．

● **バス・マスタ転送**(bus master transfer)

拡張ボード側にある高速DMACを使って，直接メモリと拡張ボード側のデータを高速転送する方式．CPUとは関係なく転送速度を上げるのが容易で，ハード・ディスク・ドライブ用インターフェースなどでは主流である．データの流れを**図4-18**の実線で示す．

その他

● **PS/2インターフェース**(Personal System/2 interface)

IBMが1987年に出したパソコンPS/2シリーズのキーボードとマウ

ス用のインターフェース．最近のPC/AT互換機の標準インターフェースとなり，PS/2マウスというような呼び方となった．

図4-19にコネクタとピン配列を示す．信号線はデータとクロックであり，双方向シリアル通信が行われる．

旧来のATタイプのキーボードも，5ピンDINコネクタを6ピン・ミニDINに変換すれば使うことができる．

● デイジイ・チェーン（daisy chain）

図4-20に示すように，周辺デバイスを数珠つなぎに接続する方法．SCSI，EIA-422や10BASE2などで使われる．

◆参考・引用*文献◆


(1) *吉田功；特集 PCインターフェースの研究，第1章，第2章，第3章，トランジスタ技術1995年10月号，CQ出版㈱．

(2) *木下尚行/篠村正彦；CardBus PCカードについて，p.98，インターフェース1995年6月号，CQ出版㈱．


(3) *今井　明/中岡弘幸；規格の誕生と物理層の規定，トランジスタ技術1995年11月号，pp.299～306，CQ出版㈱．

(4) Quantum Corp.；Fireball SE 2.1/3.2/4.3/6.4/8.4GB AT Product manual, Oct.1997.

(5) *猪飼國夫；PCIバス・アダプタ製作挑戦記〈前編〉PCIバスを料理するまで，トランジスタ技術1996年12月号，pp.333～346，CQ出版㈱．




〈図4-18〉各種データ転送方式



ピン	I/O	信号名
1	I/O	Data（DATA）
2	－	（予約）
3	－	グラウンド
4	－	＋5V DC
5	I/O	Clock（CLK）
6	－	（予約）

〈図4-19〉[1] PS/2インターフェース



〈図4-20〉デイジイ・チェーン

第5章

FDD，HDD，各種ストレージ・デバイス
パソコン用外部記憶装置

吉田 功/渡辺 明禎/宇仁 茂義

一般

■記録管理

● トラック(track)

図5-1に示すように，ディスク状記憶媒体で，同心円状に区切ってできたリング状の記憶領域のこと．

● セクタ(sector)


トラックをデータを読み書きするために小さく区分けした物理的な最小単位．

● クラスタ(cluster)

ディスクのデータを入出力するための論理的な最小単位で，セクタを1個から数個まとめたもの．データは，クラスタ単位で管理されているので，1バイトのデータも1クラスタ分の容量を使用する．クラスタが小さいほどディスクの容量の使用効果は上がる．

● FAT(File Allocation Table；ファット)

ファイル・アロケーション・テーブル．MS-DOSで使われている，ディスク上のファイルの物理的位置を記録したテーブルのこと．FDまたはHDの特定の領域を占め，ここが壊れるとファイルの読み出しができなくなる．



〈図5-1〉フロッピ・ディスクのセクタとトラック

たとえばMS-DOSバージョン3.1～6.3は，16ビットFATでクラスタを管理するので，最大クラスタ数は2^{16} = 65536個となる．一つのクラスタの最大サイズは32 Kバイトなので，それの65536倍，すなわち約2Gバイトが管理できる最大容量となる．

● **FAT12**

12ビット長のFATを使ってクラスタを管理する方式．MS-DOSバージョン2.11まで採用されていた．

● **FAT16**

16ビット長のFATを使ってクラスタを管理する方式．

● **FAT32**

32ビット長のFATを使ってクラスタを管理する方式．最大2T（テラ）バイトまでのディスク容量を管理できる．クラスタ・サイズは4Kバイトとなるのでディスク容量を効率よく使うことができる．Windows 98では標準となっている．

■ 記録方式，符号化方式

● **FM記録**(Frequency Modulation recording)

ディジタル・データの磁気記録方式の一つで，FDなどに利用されている．磁気記録の場合，誤り率を小さくするために，データにクロックを重畳して書き込み，復調時はこのクロックを分離してデータを再生する．そのとき**図5-2**のように，各データ・ビットの先頭にクロック・ビットを入れる変調方式である．2DDの変調方式である．


● **MFM記録**(Modified Frequency Modulation recording)

ディジタル・データの磁気記録方式の一つで，FM記録方式を改良したもの．**図5-2**に示すように，MFM記録方式では，データ0が二つ以上続く場合だけ，そのビット・セルの先頭にクロック・ビットを書き込む．FMとMFMを比較するとビットの間隔がMFMのほうが2倍大きくなり，逆に同じ変調周波数ならば，データ・ビット間隔を1/2にすることができる．このように2倍の記録密度がある．2HDの変調方式として使われる．

● **RLL符号化**(Run-Length Limited coding)

ハード・ディスクなどに高密度に情報を記録するために，連続する0が一定数以下になるように符号化する磁気記録変調方式．RLL(x, y)と表記した場合，1と1の間に出現する0が最小x個，最大y個である

〈図5-2〉NRZデータのFM，MFM，RLLへの変換



ことを意味する．

表5-1に示す変換表に従い，データをコード化する．MFMはRLL(1,3)と同じである．各種変調方式のパラメータを**表5-2**に示す．検出窓幅はビット列の位置を検出するための窓の幅で，大きいほど復調が容易であることを示す．これがRLL(1,7)を採用する理由であるが，エラーの伝播はRLL(2,7)よりも大きくなる．

このように記録密度があがるので，MFMで記録した場合の17セクタ/トラックが，RLL(2,7)で記録すれば1.5倍の26セクタ/トラックとなる．

MFM方式より50%ほど記録密度を上げることができる記録方式．

ラン・レングス限定符号化方式．Xerox社の2-7RLLやIBM社の1-7RLL方式がある．x-yRLL方式のxとyは，コード化したときのデータ1とデータ1の間に現れるデータ0の最大ラン・レングス(連続数)である．

● **GCR**(Group Coded Recording)

データ・パルスだけの記録では，0や1が連続するとパルスが消失してしまうので，適当な変換テーブルを使って，データのビット数より多く，ディジタル記録する方法．

Apple社のFDDなどで使われている．これをさらに進めたのがRLL．Apple IIのDisk IIでは4-5変換，Macintoshは6-8変換，ソニーの2インチFDでは8-10変換が使われていた．

■ ヘッド

● **MIGヘッド**(Metal In Gap head)

インダクティブ・ヘッドの一種で，細い金属線を巻いてコイル状にしたものをヘッドとして使う．最近はあまり使われない．

● **薄膜ヘッド**(thin film head)

半導体と同様に薄膜製造プロセスによりコンタクト部とコイルを形成したもの．高精度な加工が可能であるため，大容量ディスクで使われている．

〈表5-1〉[2] データのコードへの変換

方式	データ	コード
MFM RLL(1，3)	0 1	X0 01
RLL(2，7)	000 10 010 0010 11 011 0011	000100 0100 100100 00100100 1000 001000 00001000
RLL(1，7)	01 10 11 0001 0010 0011 0000	X00 010 X01 X00001 X00000 010001 010000

〈表5-2〉[2] 各種変調方式のパラメータ

方式	磁化反転間隔		検出窓幅
	最小	最大	
MFM	T	$2T$	$0.5T$
RLL(2,7)	$1.5T$	$4T$	$0.5T$
RLL(1,7)	$1.33T$	$5.33T$	$0.67T$

● MRヘッド(Magneto-Resistive head)

磁気抵抗効果(MR効果)を利用して磁気の変化を抵抗値に変換し，磁場としてディスクに記録されたデータを検知するヘッド．薄膜ヘッドよりもノイズの影響を受けにくく，読み取り精度を向上することができる．

● GMRヘッド(Giant MR)

巨大磁気抵抗効果ヘッド．強磁性(Co系)と非磁性(Cu系)の薄層を交互に並べた多層膜から得られるGMR効果を利用したヘッド．MRヘッドより数倍高感度である．大容量ハード・ディスクで使われている．

フロッピ・ディスク・ドライブ

■ メディア

● フロッピ・ディスク(floppy disk)

正式名はフレキシブル・ディスク．ディスケットと呼ばれることもあるが，これはIBM社の商標である．

フロッピ・ディスクは，円盤状のポリエステル製フィルムに磁性体を塗布し，ジャケットに入れたもので，それに磁気を使って情報を記録する．アプリケーションの配布や，データの交換によく使われる．

ディスクの直径は，8インチ，5.25インチ，3.5インチ，2インチなどがあり，現在は3.5インチが主流である．片面だけ記録できる片面型と，両面に記録できる両面型がある．また，記録密度により単密度型，倍密度型，高密度型などがある．2DDといったように表記し，1は片面，2は両面，Sは単密度，Dは倍密度および倍トラック，Hは高密度などをそれぞれ意味する．これらの違いは，磁気粉の種類や記録方式の違いによる．

● ディスケット(diskette)

[同] →フロッピ・ディスク

● FD(Floppy Disk)

[同] →フロッピ・ディスク

■ 記録フォーマット

● 1S(single sided, Single density)

片面単密度．フロッピ・ディスクの記録方式の一つで，情報記録線密度が1インチ当たり2500ビット(2500 bpi ; bit per inch)のものをいう．なお，倍密度(D)は5000 bpi，高密度(HD)は9700 bpiである．

● 2D(double sided, Double density)

両面倍密度．フォーマット時の容量は320 Kバイトである．8ビット・パソコンで多く使われていた．

● 2DD(double sided, Double density, Double track)

両面倍密度倍トラック．フロッピ・ディスクの記録方式の一つ．フォーマット後640 Kバイトまたは720 Kバイトの記憶容量がある．

両面倍密度倍トラックとよばれ，2Dの倍の容量をもつ．アンフォーマット容量は1 Mバイト，MS-DOSフォーマット時の容量は640 Kま

たは720 Kバイトである．ワープロ専用機で多く使われた方式である．

● **2HC**(doublesided, High Capacity)

PC/AT互換機で使われる5.25インチ，容量1.21 Mバイトのフォーマット．2HDと同じドライブ，同じメディアを使う．

J3100の3.5インチ1.21 Mバイト・フォーマットとして使われていた512バイト/セクタ，15セクタ/トラックの記録方式．**表5-3**にMS-DOSとWindowsで使われるフロッピ・ディスクのおもなフォーマットを示す．

〈表5-3〉MS-DOSとWindowsで使われるフロッピ・ディスクのおもなフォーマット

名称	フォーマット容量（呼び）[バイト]	1トラックのセクタ数	セクタ・サイズ[バイト]	シリンダ数	トラック数	クラスタ・サイズ[バイト]	フォーマット容量[バイト]	スピンドル回転数[rpm]	データ転送速度[kbps]	備考
3.5インチ2DD	640 K	8	512	80	160	512	649216	360	300	PC98シリーズ固有
	720 K	9	512	80	160	512	730112	300	250	PC/AT互換機
	720 K	9	512	80	160	512	730112	360	300	PC98シリーズ固有
3.5インチ2HC	1.21 M	15	512	80	160	512	1213952	360	500	J3100
3.5インチ2HD	1.25 M	8	1024	77	154	1024	1250304	360	500	PC98シリーズ固有
3.5インチ2HD (1.4 M)	1.44 M	18	512	80	160	512	1457664	300	500	—
5.25インチ2DD	640 K	8	512	80	160	512	649216	360	300	PC98シリーズ固有
	720 K	9	512	80	160	512	730112	360	250	PC98シリーズ固有
5.25インチ2HC	1.21 M	15	512	80	160	512	1213952	360	500	PC/AT互換機
5.25インチ2HD	1.25 M	8	1024	77	154	1024	1250304	360	500	PC98シリーズ固有

● **2HD**(doublesided, High density, Double track)

両面高密度とよばれ，現在もっとも多用されている．フォーマット容量は，PC/AT互換機では1.44 Mバイト，PC98シリーズでは1.25 Mバイトである．

両面高密度倍トラック．フロッピ・ディスクの記録方式の一つ．フォーマット後，1.25 Mバイトまたは1.44 Mバイトの記憶容量がある．しかし，実際にユーザが使える領域はFATなどの部分を除いたもので，1.44 Mバイトのとき以下のようになる．

一般的なFDはFAT16なので，FATは片面につき16クラスタ(一方は予備FAT)使う．したがって，

1474560 − 512 × 16 × 2 = 1458176バイト

となる．しかしMS-DOS系のOSでは最上位ディレクトリ分に常に1クラスタ使用するので，

1458176 − 512 = 1457664バイト

がユーザ・エリアとなる．

● **2ED**(doublesided, Extra high density, Double track)

2HD(1.4 M)の2倍の2.88 Mバイトの容量をもつ．ほとんど使われていない．2ED対応ドライブとメディアが必要である．

両面超高密度倍トラック．2.88 Mバイトの記憶容量が得られるフロッピ・ディスク．日本ではあまり普及していない．

● **DMF**(Distribution Media Format)

マイクロソフト製品に使われているフォーマット容量1.7 Mバイトのフロッピ・ディスク．Windows 95の配布メディアに使われている．

■ ドライブ

● **FDD**(Floppy Disk Drive)

フロッピ・ディスクを媒体として，読み書きに接触型の磁気ヘッドを使った外部記憶装置．

● **3モードFDD**(3 mode FDD)

三つのモードが使えるフロッピ・ディスク・ドライブのことで，国内では，2DD/2HD (1.25 Mバイト)/2HD(1.44 Mバイト)の三つのフォーマットを扱えるドライブのことを意味する．2DD/2HD(1.44 Mバイト)/2EDを扱えるドライブを意味する場合もある．

日本では720 Kバイト，1.25 Mバイト，1.44 Mバイトを読み書きできるFDDをいう．海外では720 Kバイト，1.44 Mバイト，2.88 Mバイトを読み書きできるFDDを意味する．

■ 回路

● **VFO回路**(Variable Frequency Oscillator circuit)

フロッピ・ディスクなどのメディア上の磁気信号を読みとる際に，書かれているデータに読み込みタイミングを合わせるための回路である．

● **データ・セパレータ回路**(data separator circuit)

フロッピ・ディスクなどの磁気記録方式ではデータとクロック信号

をFM方式やMFM方式を使い，一つのトラックに同時に記録している．このため読み出し時には，データ・セパレータ回路によってクロック信号とデータ信号を分離する．

データ・セパレータにはPLL回路やVFO回路が使われる．

ハード・ディスク・ドライブ

● ハード・ディスク・ドライブ(hard disk drive)

プログラムやデータを保存するための外部記憶装置の一つで，磁気ディスクとして金属やガラスの硬い円盤に磁性体を塗布したものを使う．

ディスクの直径は5.25インチ，3.5インチ，2.5インチ，1.8インチなどがあり，小型化と大容量化が進んでいる．インターフェースは，IDE，EIDEとSCSIが主流．EIDEのほうが内蔵型で安価，SCSIのほうが外付け型で高機能，高性能という傾向がある．ディスク部分を交換できるリムーバブル・タイプもある．


磁気ヘッドは，高速回転しているディスクから受ける空気圧の変化により，ディスク面から数μm浮いた状態なので，外からの衝撃や突然の停電などで，ヘッドがディスク表面に衝突(クラッシュ)して壊れることがある．**写真5-1**に内部構造の例を示す．

ハード・ディスクをはじめとする磁気ディスクは，ディスク面に塗布された磁性体を磁気ヘッドにより磁化することによってデータを記録，その磁化を検知することによって読み取りを行う．

磁気ヘッドとしてMIGヘッドや薄膜ヘッドを使った場合，コイルに流す電流を制御し，電磁石と同じ原理で書き込む．一方，読み取りは，磁界の変化に伴い発生するわずかな電流(電磁誘導作用)を検出することにより行う．

ディスクの大容量化は，単位面積あたりの記録密度をいかに高くするかが鍵である．これには記録する磁気パターンをより細かくする必要があるが，細かくなるにつれ，保持磁力は次第に弱まり，ついには電磁誘導作用では検出できなくなる．

そこで，磁界によって抵抗が変化するMR素子を使った高感度なMRヘッドが登場し，1991年にIBM社のハード・ディスクにはじめて採用



〈写真5-1〉ハード・ディスク・ドライブの内部

された．ただし，その性質上，読み取り専用なので，実際のヘッドは，記録用に薄膜ヘッド，読み取り用にMRヘッドというような複合ヘッドとなっている．

● **HDD**(Hard Disk Drive)

［同］→ハード・ディスク・ドライブ

● **固定ディスク駆動装置**(fixed disk drive unit)

［同］→ハード・ディスク・ドライブ

● **リジッド・ディスク**(rigid disc)

［同］→ハード・ディスク・ドライブ

● **ウィンチェスタ・ディスク装置**(Winchester disc unit)

［同］→ハード・ディスク・ドライブ

IBM社のモデル3340ハード・ディスク・ドライブ(1973年)の開発コードに由来する名称．

● **ST506**

シーゲート・テクノロジー社が1980年に発売した世界初の5.25インチ・ハード・ディスク・ドライブ．記憶容量5Mバイト．

初期のIBM-PCに採用されていたのが，ST506/ST412タイプのHDDである．Western Digital社のWD1003というISAバス用HDDコントローラ・カードによって接続する．磁気ディスクから読み出された信号を波形処理だけした信号がドライブから出力されていて，これをコントローラで処理する構成である．データはシリアル形式の信号でやりとりされ，FDDと似たようなインターフェースである．

● **ST412**

シーゲート・テクノロジー社の5.25インチ10Mバイト・ハード・ディスク・ドライブ．ヘッド・シーク・パルスを一つずつ送るST506に対し，連続的に送るバッファド・シーク機能により，平均シーク時間を短縮し高速化を図った．

● **ESDI**(Enhanced Small Device Interface)

ST506を高性能化，インテリジェント化したもので，ST506インターフェースと同様に，データの読み書きはシリアル形式で行われ，その処理はコントローラで行う．ST506との違いを**表5-4**に示す．

● **SASI**(Shugart Associates System Interface)

1979年にシュガート社が自社の磁気メディア・ドライブのために作った規格で，それが一般にも広がり，SCSIの元になった規格である．初期のPC98シリーズ用HDDに使われていた．

● **IDE**(Integrated Device Electronics)

PC/AT互換機向けに作られたHDD用のインターフェースである．

〈表5-4〉ST506とESDI

項　目	ST506	ESDI
データ転送レート	5 Mbps	10 Mbps
記録方式	MFM	NRZI
ST506プロトコル	コントローラ上	ドライブ上
接続ケーブル	34ピンと20ピン	34ピンと20ピン

〈表5-5〉ATAの転送モードと転送速度

モード	転送速度 [Mバイト/s]	IOR/IOW パルス幅	サイクル・タイム
0	約3.33	165 ns	600 ns
1	約5.22	125 ns	383 ns
2	約8.33	100 ns	240 ns
3	約11.11	80 ns	180 ns
4	約16.67	—	120 ns

(a) PIOモード

モード	転送速度 [Mバイト/s]	サイクル・タイム
0	約4.17	480 ns
1	約13.33	150 ns
2	約16.67	120 ns

(b) DMAモード

〈表5-6〉IDEハード・ディスクの容量の制限

項目	IDEのCHSでアクセス			EIDEのCHS/LBAでアクセス
	シリンダ	ヘッド	セクタ	
BIOSのパラメータ幅	10ビット	8ビット	6ビット	10+8+6 =24ビット
IDEのパラメータ幅	16ビット	4ビット	8ビット	—
最大容量	$512 \times 2^{10} \times 2^{4} \times (2^{6}-1)$ =504 Mバイト			512×2^{24} =8.4 Gバイト

注▶網かけ部分がボトルネック．セクタ番号は1から始まる．

初期のPC/ATの標準のHDコントローラであったWestern Digital社製WD1003をドライブに内蔵した構成である．

● **EIDE**(Enhanced IDE)

IDEで扱えるドライブの容量は，1台あたり最大528 Mバイトで2台までと限定されていた．この制限を緩和した規格がエンハンスドIDEである．最大4台のドライブで，8.4 Gバイトを越えるドライブをも接続できる．また，HDDだけでなくCD-ROMなどのドライブも接続できる．

● **エンハンスドIDE**

[同] →EIDE

● **ATA**(AT Attachment)

当初のIDEは既製のHDコントローラとの互換性だけを考え，HDDメーカが独自に作っていたもので，公的な機関による統一した規格ではなかった．このため，初期の製品は，異なるメーカのHDDを組み合わせるとトラブルを起こす場合があった．このようなトラブルを防ぐため，ANSIで規格化されたのがATAである．ATAの転送モードと転送速度を**表5-5**に示す．

● **ATAPI**(AT Attachment Packet Interface；アタピ)

IDEコントローラにCD-ROMなどのHDD以外のデバイスを接続するために作られた規格．

● **ASPI**(Adaptec SCSI Programming Interface；アスピ)

Adaptec社が開発したSCSI用のプログラミング・インターフェース．これを利用すると，ホスト・アダプタのハードウェアの違いを吸収できるので，上位のアプリケーションが作りやすくなる．

● **CHS**(Cylinder Head Sector)

HDD上のデータにアクセスする方式の一つで，シリンダ，ヘッド，

セクタの三つの値でデータの場所を示す．しかし，1枚のディスクの容量が大きくなり，ヘッドの数などが減ったため，これらは論理的な値を示しており，HDD内のコントローラが実際の値に変換している．また，IDE，EIDE，またはBIOSのCHSの数の制限のためにHDDの容量は表5-6に示すように制限される．

● **LBA**(Logical Block Address)

論理ブロック・アドレス．HDD上のデータにアクセスする方式の一つで，HDの先頭から番号を付け，その値でデータの場所を示す．したがって，ディスクの物理的な構造に依存しない．現在のBIOSやHDDは，CHSとLBAのどちらでも使える．

各種大容量記憶装置

■ 磁気ディスク，光磁気ディスク

● **LS-120**(LASER Servo 120)

［同］→スーパー・ディスク

● **スーパー・ディスク**(SuperDisk)

松下寿電子工業などが開発した120 Mバイトの大容量フロッピ・ディスク．1995年にLS-120の名前で登場し，1997年に現在の名称となる．磁気ディスク表面にグルーブと呼ばれる凹状の微細な溝を形成し，レーザ光の反射具合いによってトラッキングを制御する技術を使ってトラック密度を上げた．旧名のLS(LASER Servo)はこの技術を意味する．

ディスク内外周での記録密度を一定化するゾーン・ビット記録方式と，高保磁力メタル磁性体の採用などにより，線記録密度も向上させ，120 Mバイトの大容量を実現している．

120 Mバイト用と従来のFD用の二つのコアをもつデュアル・ギャップ・ヘッドを使っているので，現行の3.5インチFDと互換性がある．さらに，対応BIOSを搭載したマシンではブート・ドライブとして利用することもできる．インターフェースとしてATAPI，パラレル・ポート，SCSIがある．SCSI版は，Macintoshでも利用可能．

表5-7に大容量FDの各方式の一覧を示す．

● **UHC**(Ultra High Capacity)

ミツミ電機とSwan Instruments社が共同開発した128 Mバイトの大容量FDD．既存の3.5インチFDと互換性がある．インターフェースは，EIDE，SCSI-2など．

〈表5-7〉大容量フロッピ・ディスクの各種方式

項目	単位	SuperDisk	UHC	Zip	HiFD
記憶容量	バイト	120 M	128 M	100 M	200 M
最大転送速度	Mバイト/s	0.66	2.45	1.4	3.6
最大線記録密度	kbpi	45	68	46	91
トラック密度	tpi	2490	2673	2118	2822
回転数	rpm	720	3600	2945	3600
3.5インチFDとの互換性		—	○	○	×	○

注▶ bpi：bit per inch，tpi：track per inch．

一般
フロッピ ディスク
ハード・ディスク
各種 大容量 記憶装置
光記憶 装置
ソリッド ステート

磁気ヘッドの接触面を特殊な形状に加工し，ディスクの回転によって生じる空気の流れを部分的に1気圧以下にし，ディスクと磁気ヘッドの隙間を極小かつ安定的に保つ技術(NCCIスライダ)により，高信頼性と高記憶容量，高データ転送速度を実現した．

● **HiFD**(High Capacity Floppy Disk；ハイエフディ)

ソニーと富士写真フイルムが共同開発した3.5インチの200 Mバイト大容量フロッピ・ディスク．1997年に発表された．

現行の3.5インチ・ディスク用の広いギャップと，高密度用の狭いギャップの両方をもつヘッド(デュアル・ディスクリート・ギャップ・ヘッド)を搭載し，3.5インチFD(2HD/2DD)の読み書きもサポートする．このヘッドは，ハード・ディスクと同じようにディスクの回転によって浮上する非接触型で，200 Mバイトの高密度ディスク使用時には，3600 rpmの高速回転によって，最大3.6 Mバイト/秒の転送速度を実現している．また，超薄層塗布型磁気メタル・ディスク技術を応用して大容量を実現した．

● **Zipドライブ**(ジップ・ドライブ)

米国Iomega（アイオメガ）社のリムーバブル型の磁気ディスク記憶装置．富士写真フイルム社の超薄層塗布型メタル・メディア技術を採用して開発された．メディアは3.5インチで平均シーク・タイムは29 msである．インターフェースはSCSI，パラレル・ポート，ATAがある．

低価格が特徴の磁気記憶装置でフロッピ・ディスクに近い構造である．記憶容量は100 Mバイト，データ転送速度は最大1.2 Mバイト/秒である．**表5-8**に外部記憶装置の種類と最大容量の比較を示す．

● **SQ44，SQ270**(SyQuest-44，SyQuest-270)

サイクェスト社のリムーバブルHDD用カートリッジ．44 M～270 Mバイトの容量の各種がある．構造的にはHDDに近く，データ転送速度2.4 Mバイト/秒と高速なのが特徴だが，メディアのビット単価が高いのが難点である．

● **Jaz**(ジャズ)

米Iomega社が開発したリムーバブル・ハード・ディスク・カートリッジ．1995年に発売．メディアのサイズは3.5インチ．当初は1 Gバイト，1998年から2 Gバイトのメディアも発売されている．


● **MOディスク**(Magneto-Optical disk)

レーザ光と磁気を利用し，データの読み書きを行う記録媒体．初期状態では**図5-3**に示すように，磁性体の磁化の向きがそろっている．レ

メディア	種類	容量
フロッピ・ディスク	FDD	1.4 Mバイト(2.8 Mバイト)
大容量フロッピ	Zip	100 Mバイト
リムーバブルHDD	SyQuest	44～270 Mバイト
	Jaz	1 Gバイト
磁気テープ	DDS	～24 Gバイト(非圧縮時)
	Exabyte	～20 Gバイト(非圧縮時)
	QIC	数十Mバイト～数十Gバイト

〈表5-8〉外部記憶装置の容量の比較

〈図5-3〉光磁気ディスクのデータ記録の原理



ーザ光で150〜200℃に加熱すると，その部分だけ抗磁力が小さくなり，そこへ外部磁場をかけると磁性体の向きが容易に反転しデータが記録される．

読み出しは，磁性体面にレーザ光を当てて，磁界の向きによる反射光の偏波面の変化を検光子を通して検出する．

128 Mバイト，230 Mバイト，640 Mバイトの容量が実用化されている．

単にMOというと，ISO規格の光磁気ディスクを意味する．光だけでなく磁気も使った熱磁気記録を使って記憶する方式で，5.25インチと3.5インチがある．パソコンで多く使われるのは3.5インチで，128 Mバイト，230 Mバイト，540 Mバイト，640 Mバイトの4種類がある．

● **光磁気ディスク**

［同］→MOディスク

● **ASMO**(Advanced Storage Magneto Optical)

磁界変調方式の次世代光磁気ディスク．大きさは，CDと同じ直径12 cm，容量は6 Gバイト．

● **HSドライブ**(HS drive)

ソニー，日立製作所，米国3 Mの3社が共同開発した650 MバイトのMOで，ISO規格と互換性はない．しくみはISO規格のMOと似ているが，独自技術が数多く使われている．ドライブ価格が高めで普及していない．

● **MDデータ**(Mini Disc data)

ソニーが音楽向けに生産している光磁気ディスクである．これをデータ記録用に使えるようにしたものもある．MOと同じ熱磁気記録方式を使っているが，光強度変調ではなく，磁界変調方式を使っている．このため，読み書きともに速度が遅く，またメディア・サイズが小さいために記憶容量も小さい．

■ **テープ装置**

● **MT**(Magnetic Tape)

磁気テープ．

● **DAT**(Digital Audio Tape；ダット)

〈表 5-9〉DDS ドライブの種類

	DDS	DDS-2	DDS-3	DDS-4
容量［バイト］	2 G	4 G	12 G	24 G

〈表 5-10〉QIC ドライブの種類

項目	単位	QIC24	QIC120/150	QIC525	QIC1350	QIC5210
容量	バイト	60 M	125 M/150 M	525 M	1350 M	25 G
転送速度	バイト/s	84 k	84 k/104 k	200 k	600 k	—

磁気テープにPCM方式でディジタル化した音声を録音再生するシステム．サンプリング周波数は最大48 kHz，量子化ビット数は12または16ビットである．

音声以外のディジタル・データの扱いが可能なものもあり，DDSという規格がある．

● **DDS**（Digital Data Storage）

DATを使った磁気テープ記憶装置の規格で，記録フォーマット規格はDDS，DDS-2，DDS-3，DDS-4の4種類がある．最大記憶容量は非圧縮時で，それぞれ2 G，4 G，12 G，24 Gバイトである．

DDSドライブの種類を**表 5-9**に示す．

● **Exabyte**（エクサバイト）

8 mmビデオ・カセットと同一形状のメディアを使う磁気テープ記憶装置の通称．ドライブは米国Exabyte社が各種を製造している．非圧縮で最大20 Gバイトを記録できる製品がある．

● **QIC**（Quarter Inch Cartridge）


Quarter Inch Cartridge Drive Standards Inc.が規格標準化を管理している1/4インチ幅の磁気テープを使った記憶装置で，古くから使われている5インチ・カートリッジや，小型な3.5インチ・カートリッジなど数多くの種類がある．

QICドライブの種類を**表 5-10**に示す．

■ 光ディスク

● **CD**（Compact Disc）

Philips社とソニーが中心となって開発した光ディスク．CDメディアは，プラスチックのディスクにピットと呼ばれる小さな凹みを付けて，ディジタルのビット情報を記録する．その上を金属の反射層と透明な保護層でコーティングした3層構造になっている．**図 5-4**に示すように，このディスクにレーザ光をあて，ピットの有無による反射光の違いを



〈図 5-4〉CDのデータ読み出しの原理

〈表 5-11〉 各種の光/光磁気記憶装置の比較

種 類	容量 [バイト]	転送速度		備 考
		リード	ライト	
CD-ROM	650 M	高速	不可	量産すれば極めて安価
CD-R	650 M	高速	低速	安価
CD-RW	650 M	高速	—	不人気
PD	650 M	中速	中速	—
3.5インチMO	128～650 M	高速	中速	人気が高い
MDデータ	140 M	低速	低速	遅くて容量も小さい
DVD-ROM	4.7 G(片面)	高速	不可	今後のメディア
DVD-RAM	2.6 G(片面)	—	—	やや高価

注▶転送速度は低速：数100 kバイト/s，中速：1 Mバイト/s程度，高速：数Mバイト/s程度

検出して，記録されたデータを読み出す．

光ディスクの製造工程では，フォト・レジストを塗布したガラス基板上にレーザ描画装置(LASER beam recorder)でオリジナル・データを書き込んでスタンパ(原盤)を作成し，次にこのスタンパを使って射出成形することで同一データの光ディスクを複製する．

● **CD-ROM**(Compact Disc-Read Only Memory)

CDを使用した読み出し専用のメモリ．記憶容量はおよそ650 Mバイト．データCDと呼ばれることもある．

● **CD-R**(Compact Disc-Recordable)


専用メディアを使い(基本的には)1度だけ書き込むことができる．書き込んだメディアは一般のCD-ROMドライブで扱うことができる．書き込みは，メディアの記録層に塗られた有機色素を5～8 mW程度のレーザ光線を使って加熱溶融して行う．読み出しは，CD-ROMと同様に0.2 mW程度のレーザ光線を使う．

各種の光/光磁気記憶装置の種類と容量を**表5-11**に，外観を**写真5-2**にそれぞれ示す．

1988年に太陽誘電㈱が開発した書き込み可能なCD，CD-Rのメディ




〈写真5-2〉 各種の光/光磁気ディスク・メディア



〈図5-5〉CD-Rのデータ記録の原理

〈図5-6〉PDやCD-RWのデータ記録/消去の原理



アは，基板と反射層の間に有機色素を使った記録層を設けた4層構造になっており，**図5-5**に示すように，記録層に強いレーザ光を当てて変質させ，ビットありなしによる反射率の違いを作り出す．記録層は化学的に変化してしまうので，一度記録した場所の再利用はできず，未記録の場所に追記することになる．記録されたメディアは，通常のCDプレーヤなどで利用できる．

CDにはさまざまなフォーマットがあり，おもなものを**表5-12**に示す．

データを書き込む方法には，リアルISOイメージを一気に書き込むディスク・アットワンス，トラック単位で書き込むトラック・アットワンス，まとまった単位での追記が可能なマルチセッション，小さなブロック単位で追記できるパケット・ライティングの4種類がある．

● **CD-RW**(Compact Disc-ReWritable)

CD-Rと同様に専用メディアと専用ドライブを使う．1000回程度の書き込みと消去が可能である．CD-RWのメディアは反射率が低く，一般的なCD-ROMドライブでは読めないことがあるため，マルチ・リード対応のCD-ROMドライブが必要である．

書き換え可能なCD-R．CD-Rメディアの記録層にアモルファスを使い，相変化記録方式を使って記録する．

図5-6に示すように，記録層は書き込み前には結晶状態になっている．このときの反射光は大きい．そこで，強いレーザ光を当てて記録層を溶融し，すぐに急冷することによりアモルファス層を作る．このアモ

〈表5-12〉CDの各種フォーマットと規格

フォーマットや規格	説明
ISO9660	CD-ROM上のファイルとディレクトリの論理フォーマットを定義した世界標準化機構の規格.
ISO9660レベル1	各ファイルは連続したバイト・ストリームだけが許される. 8.3形式のd文字のファイル名の使用など, 制限が多い.
ISO9660レベル3	ロング・ファイル名の使用が可能で, 一つのファイルを連続しないセクタに記録できる.
ISO9660 Joliet	64文字までのファイル名をUnicodeで記録. Windows95やNT4.0で読み出せる.
HFS	Macintosh独自のファイル・システム. Mac OSがハード・ディスクやフロッピ・ディスクのデータを体系化するために使用.
ハイブリッド(HFS & ISO)	HFSとISO9660の両方を含むCD. MacからはHFSとして, WindowsからはISO9660CDとしてみなされる.
音楽CD	CD-DAにより記録されたCD. 家庭用CDプレーヤで再生可能.
CD-DA	音楽CDに使われているフォーマット. サンプリング周波数44.1kHz, 16ビット量子化のステレオ音声を最大99トラック収録可能. WAVEやAIFFに変換し, パソコン上でも扱うことができる.
ミックス・モードCD	第1トラックがCD-ROM(XA), 第2トラック以降がCD-DAで構成されたCD.
CDエクストラ	マルチセッションで, 第1セッションにCD-DA, 第2セッションにデータが配置されたCD. これにより家庭用CDプレーヤでの音声再生, CD-ROMドライブでのデータ読み込みができる.
Hi-Sierra	ISO9660のドラフト版. 現在ではあまり使用されない.
Rock-Ridge	ISO9660をベースにUNIXファイル・システム用に最適化. 大文字と小文字の区別も可能.
CD-UDF	OSTA(アメリカの光ディスク業界団体)で正式に採用された新しいフォーマット.
CD-I	ゲーム機やCDプレーヤを使って再生する対話型マルチメディア・アプリケーション用に開発された, リアルタイム・アニメーションやビデオ, サウンドなどに適している.
CD-ROM XA	コンピュータとオーディオを交互に(インターリーブ)記録し, 映像と音声の同期を取りやすくしたフォーマット. ゲーム用に作られたデータはこの方法を取っていることが多い.
リアルISOイメージ	CD-ROMイメージ, イメージ, ISOイメージと呼ばれる. メディアに書き込むすべてのデータやプログラムをCD上に記録されるときと同じ状態で正確に表した大きな一つのファイル.

ルファス層からの反射光は小さいので, 情報が記録できることになる. 消去はレーザ光の強度を調節して, 記録層の温度を結晶化温度よりは高く, 溶融温度よりは小さくして再結晶化させる.

● GD-ROM

セガ・エンタープライゼス社の家庭用ゲーム機「ドリーム・キャス

名　称	規格化	概　要
DVD-ROM	1996年	4.7 Gバイト～17 Gバイトの読み出し専用
DVD-Video	1996年	ビデオ用のアプリケーション規格
DVD-Audio	1998年	オーディオ用のアプリケーション規格
DVD-R	1997年	追記型ディスク(3.95 Gバイト/面)
DVD-RAM	1997年	相変化記録方式により書き換え可能(2.6 Gバイト/面)

〈表5-13〉
DVDの規格

ト」で採用されたCD-ROMの改良規格．内周部分は通常のCDとおなじISO9660規格だが，外周部分は独自のGD規格を使い，容量1Gバイトを実現している．

● **PD**(Phase change for Dual)

松下電器産業が開発した書き換え可能な光ディスク．**図5-6**に示すように，記録膜をレーザ・ビームの熱で結晶状態と非結晶状態という二つの相に変化させ，そこからの反射光の強度差をビット情報とする．650 Mバイトの容量がある．CD-ROMドライブとしても使える．

● **DVD**(Digital Versatile Disc)

ソニーとPhilips社が発表したMMCD(Multimedia CD)規格と，東芝や松下電器産業など7社が発表したSD(Super Density disc)規格を1996年に統一化した，ビデオ/オーディオ/コンピュータなどのデータを記録するための大容量光ディスクの規格．

CDと同じ直径(12 cm)の読み出し専用ディスク(厚さは1/2の0.6 mm)に4.7 Gバイト(片面単層)～17 Gバイト(両面2層)の大容量化を実現している．

また，CDと同じ直径の記録可能なディスク(厚さは1/2の0.6 mm)に，2.6～5.2 Gバイトのデータを保存できる．

原理はCDとほぼ同じだが，レーザ光の波長を短かくし，1ビットの大きさ(～0.3 μm)を小さくすることにより大容量化を達成した．

DVD規格は，ベンダ各社によって設立されたDVDフォーラムが管理しており，現在は**表5-13**に示す五つのフォーマットが規格化されている．

● **DVD-ROM**(Digital Versatile Disc-Read Only Memry)

DVDを使用した読み出し専用のメモリ．片面2.6 Gバイト，両面5.2 Gバイト(単層)の容量をもつ．

形状はCDと同じ直径12 cmだが，ピット径を0.4 μmに小型化しトラック・ピッチも狭くすることで，片面4.7 Gバイトに相当する容量をもっている．これに，MPEG-2の規格で圧縮されたムービが135分以上も記憶できる．規格的には，両面で9.4 Gバイトや，2層式で片面8.5 Gバイト，両面17 Gバイトという種類もある．DVDドライブの種類を**表5-14**に示す．


● **DVD-R**(Digital Versatile Disc-Recordable)

追記型のDVD．ディスク容量は3.95 Gバイト．CD-Rと同様，1回の書き込みしかできない．このDVD-Rメディアは初期のDVD-ROMドライブでは読み出すことができない．

〈表5-14〉DVDの種類

再生専用(DVD-ROM)			
1層式	片面	DVD-5	4.7 Gバイト
	両面	DVD-10	9.4 Gバイト
2層式	片面	DVD-9	8.5 Gバイト
	両面	DVD-17	17 Gバイト
記録可能ディスク			
ライトワンス(DVD-R)	片面	3.8 Gバイト	
	両面	7.6 Gバイト	
相変化方式(DVD-RAM)	片面	2.6 Gバイト	
	両面	5.2 Gバイト	

〈図5-7〉CAV，CLV，ZCAVの違い



● **DVD-RAM**(Digital Versatile Disc-Random Access Memry)

相変化記録方式を使った書き換え可能なDVD．片面2.6 Gバイト，両面5.2 Gバイトの容量をもつ．

光記憶装置のキーワード

❷CD-DA

● **ISO9660**

いろいろなOSで読み込みができるように作られたフォーマット．このためファイル名にはアルファベットの大文字，数字，アンダー・バーなどしか使えず，文字数も8文字+拡張子3文字と少なく，ディレクトリ構造も8層までと制限がある．現在，Windowsなどでは，これを拡張したフォーマットが使われている．

● **HFS**(Hierarchical File System)

Macintosh専用のフォーマットである．このHFSとISO9660を混在させたものをハイブリッドと呼んでいる．


● **CAV**(Constant Angular Velocity)

定角速度．角速度一定．図5-7(a)のように，セクタの区切りが放射線状になっており，内周と外周でメディアが1回転したときのセクタ数が等しいので，内外周でのデータの転送レートも同じになる．しかし，外周に比べ内周での記憶密度が高くなってしまうため，トータルでの記録密度を上げることができない．


● **CLV**(Constant Linear Velocity)

定線速度．線速度一定．図5-7(b)のように，メディアの内外周でセクタの長さが等しくなるように配置している．記憶容量を最大限まで上げられる効率の良い方法だが，メディアを同じ回転数で回したとき，内周と外周でデータの記憶密度が異なってしまう．音楽用CDでは回転数を変えて対応しているが，メディアが高速回転をしていると，回転数の急激な変化には時間がかかりシーク時間が増えてしまうのが欠点である．

〈図5-8〉熱磁気記録方式によるデータ記録の原理



〈図5-9〉光強度変調方式によるデータ記録の原理



● **ZCAV**(Zoned Constant Angular Velocity)

CAVとCLVを混ぜたような方法で，例えば**図5-7(c)**のようにメディアを内側と外側の二つのゾーンに分割して，メディア1周あたり内側には2セクタ，外側には3セクタのセクタを作ることで，内側と外側の記憶密度を近づけることで記憶容量を増やす方法である．

CLVと同様に回転速度を一定にした場合，内側と外側ではデータの記録再生周波数が異なるため，内周と外周では転送速度が変わる．

● **熱磁気記録**(magneto thermal recording)

図5-8のように，保磁力が強い強磁性体を加熱し，熱振動によって磁化の向きが揃わなくなったところを外部から磁気を与えて磁化し，再び温度を冷やすことで保磁力の強い磁性体に戻す．

● **キュリー点**(Curie point)

この温度を越えるとデータを失ってしまう温度．200℃ぐらい．

● **光強度変調方式**(optical strength modulation system)

図5-9のように，メディアに外部から同一方向の磁界をかけながら消去したい部分だけをレーザ光線で加熱し消去する．次に，磁界を反転させて，メディアの磁界を反転させたい部分だけ加熱させることで，消去したビットの反対の論理に書き換える．最後は正しく書けたかをチェックする．

MOドライブでは一般に，消去→書き込み→ベリファイの3段階で書き込む．このため書き込みには，読み出しの3倍の時間がかかる．

● **オーバー・ライト**(over write)

光強度変調方式では書き込みに3段階の手順が必要なため，書き込み速度が遅い．これを補うのがオーバー・ライト方式である．

メディア記録膜を多層にして，下の膜まで温度が上がるレーザ強度と，上の膜だけ温度が上がるレーザ強度とを使い分けることでデータを書き込む方式である．

上書き方式．書き込み前に消去を行わず，書き込みデータを上書きする方式．消去時間がないぶん書き込みが高速である．

● OW

［同］→オーバー・ライト

● 磁界変調(magnetic field modulation)

図5-10のように，レーザ光線を当てたまま，ビット単位に外部磁界の極性を変化させることで，1回でメディアの磁性体の極性を変化させる方法である．光強度変調にくらべて合理的に見えるが，外部磁界の極性を変化させるのに時間がかかり記録密度が上げられないという欠点がある．

● 相変化記録(phase change recording)

記録層にアモルファスを使い，その相変化特性を利用する記録方法．**図5-11**のように，再生/消去/記録用の3段階出力のレーザ光線を使う．

記録には記録層が溶融温度(約600℃)に達するような強い出力を当て，急速に冷やす(レーザを止める)ことでアモルファス化する．消去時は，溶融はしないが結晶化する程度の出力のレーザを当てて結晶化する．この結晶化した部分とアモルファス部分にCD-ROMと同程度の出力の弱い出力のレーザを当てて検出し，データを再生する．

ソリッド・ステート記憶デバイス


● PCカード(PC card)

JEIDAとPCMCIAにより標準統一されたメモリ・カードの名称．**表5-15**に示すようなType I～IIIがある．データ・バスは16ビット幅なので16ビットPCカードとも呼ばれる．**写真5-3**にPCMCIAカードの外観を示す．


● ATAカード(AT Attachment card)

メモリ・カードをIDE(ATA)ハード・ディスク互換の記憶装置として利用するもの．

● SSFDC(Solid State Floppy Disk Card)



〈図5-10〉磁界変調方式によるデータ記録の原理




〈図5-11〉相変化方式によるデータ記録の原理

タイプ	縦	横	高さ
TYPE Ⅰ	85.6	54	3.3
TYPE Ⅱ	85.6	54	5
TYPE Ⅲ	85.6	54	10.5

〈表5-15〉PCカードのサイズ(単位はmm)



〈写真5-3〉PCカードの外観



〈写真5-4〉スマート・メディアの外観

[同] →スマート・メディア

● スマート・メディア(smart medium)

写真5-4に示す縦45 mm，横39 mm，厚さ0.8 mmのメディアにフラッシュ・メモリなどを搭載したもの．現在16 Mバイトのものまで市販されており，将来128 Mバイトまでの計画がある．

ディジタル・カメラに搭載されている場合が多い．単独でも専用のPCカード・アダプタ，またはフロッピ・ディスク・アダプタを使うことにより，カード・スロットやFDDを使い，普通の外部記憶装置として使える．

◆参考・引用*文献◆

(1) 浅野泰之/壁谷正洋/金磯善博/桑野雅彦：PC-9801システム解析，アスキー出版局．

(2) *松村清明：第2章 ハードディスク上への信号記録/再生，p.14，トランジスタ技術SPECIAL No.14，CQ出版㈱，1991．

第6章
データ・リンク層，物理層，高速ネットワーク
ローカル・エリア・ネットワーク

片山 秀士

誕生・発展・標準化

● **Ethernet**（イーサネット）

LANの代名詞ともいうべき存在のEthernetは，1976年に米国ゼロックス社のパロアルト研究所でRobert Metcalfe氏とDavid Boggs氏の両氏によって，その最初の産声を上げた．最初の実用化は，3 Mbpsのスピードで Experimental Ethernet と呼ばれている．

図6-1はMetcalfe氏直筆のEthernetの説明図である．

その後，DEC，インテル，ゼロックスの3社共同でEthernetの標準化作業が行われ，最初の標準規格が1980年に公開された．これは3社の頭文字を冠してDIX Ethernet V1.0と呼ばれ，データの転送速度も10 Mbpsとなった．Ethernetの特徴はCSMA/CDと呼ばれる衝突検出機構を採用したことで，伝送媒体としては同軸ケーブルが使用されていた．

Ethernetの歴史を**表6-1**に示す．


● **イーサネット**

［同］→Ethernet

● **IEEE 802プロジェクト**（アイ・トリプル・イーはちまるにプロジェクト）

LANの標準化は，IEEEでプロジェクト802としてスタートした．1980年2月にスタートしたので802というプロジェクト名が付けられ，そのまま規格名称になっている．

Ethernetの標準化は，このプロジェクト内に設けられた802.3委員会（ワーキング・グループ）で進められた．ほかの標準化委員会として



〈図6-1〉Metcalfe氏直筆のEthernet説明図
（http://wwwhost.ots.utexas.edu/ethernet/ethernet-home.htmlから）

〈表6-1〉(1) Ethernetの歴史

年	できごと
1970	Aloha-netがハワイ大学で開催される．
1973	Metcalfe氏がEthernetのアイデアを考案． パロアルト研究所でその開発をスタート．
1976	最初のEthernet稼動(Experimental Ethernet，3 Mbps)
1979	Metcalfe氏，Xerox社を離れ3Com社を設立． DEC/Intel/Xeroxの3社でEthernetの標準化作業開始．
1980	DIX(DEC/Intel/Xerox) Ethernet V1.0完成． IEEE 802.3委員会による国際標準化作業開始．
1982	DIX(DEC/Intel/Xerox) Ethernet V2.0完成．
1983	IEEE 802.3標準1985年度版の承認(10BASE5:Ethernet)
1985	IEEE 802.3(ISO/IEC 8802-3)標準1985年度として発行．
1987	IEEE 802.3e補足版発行(1BASE5：StarLAN)
1988	IEEE 802.3a補足版発行(10BASE2：Thin-Ethernet)
1990	IEEE 802.3(ISO/IEC 8802-3)標準1990年度版発行 IEEE 802.3i補足版発行(10BASE-T)
1993	IEEE 802.3(ISO/IEC 8802-3) 標準1993年度版発行 IEEE 802.3j補足版発行(10BASE-F)
1995	IEEE 802.3u補足版発行(100BASE-T：Fast Ethernet)
1996	IEEE 802.3x補足版発行 (フル・デュープレックス)
1998	IEEE 802.3z補足版発行 (ギガ・ビットEthernet)

802.4(トークン・バス；token-bus)，802.5(トークン・リング；token-ring)，802.11 (ワイヤレスLAN)，802.12 (100VG-AnyLAN) などが設置されている．


標準規格は，IEEEにおける標準化作業の後，まずANSI/IEEE標準として発行され，その後でISO国際標準として承認・発行されるのが普通である．ISO規格の改定周期は約3年と長いので，その間における規格の改定や新規格は補足版として随時IEEEから発行されている．これらの補足版は，次期改定時には規格本体に取り込まれる．

● IEEE 802.3規格

Ethernetは同軸ケーブルだけが規格の対象となる伝送媒体だった．一方，IEEE 802.3ではEthernetの拡張として種々の伝送媒体が規格化されており，**図6-2**に示すルールで名称が付けられている．

10BROAD36を唯一の例外として，そのほかの規格はすべてEthernetファミリである．Ethernetの正当な後継者である10BASE5，細径同軸ケーブルのRG-58/Uを採用してネットワーク敷設の簡易化とコスト・ダウンを狙った10BASE2，電話線用のツイスト・ペア線を伝送媒体に使用したStarLANとして知られる1BASE5，普及が目覚ましいツイスト・ペア線を使用した10 Mbpsの10BASE-T，その光ファイ

〈図6-2〉(1) IEEE 802.3規格の命名ルール



バ版10BASE-FXなど，Ethernetの発展形が次々に規格化されている．

10BASE-Tをさらに高速化したのがFast Ethernetと呼ばれる100BASE-TX/FX/T4規格(IEEE802.3u)である．最近では，さらに高速であるギガ・ビットEthernetと呼ばれる1000BASE-SX/LX/CX規格(IEEE802.3z)の標準化作業が進んでいる．

データ・リンク層

● **オクテット**(octet)

ネットワーク関係の技術で採用されている8ビットの集合単位の表現である．8ビットの集合単位の表現としては「バイト」(byte)があるが「バイト」はコンピュータの歴史的観点からは，必ずしも8ビットの集合単位を示してきたわけではないので，厳密に区別するために「オクテット」を使う．

● **MAC層**(Media Access Control layer)

LANのフレーム構造やアクセス手法(例えばCSMA/CD)を規定するもので，ネットワークのOSI参照モデルにおけるデータ・リンク層の一部分に相当する．

OSI参照モデルとIEEE802.3におけるLANモデルとの関係を**図6-3**に示す．

● **パケット**(packet)

LANにおける転送単位でフレームとも呼ばれる．**図6-4**はEthernetのフレーム形式である．


● **プリアンブル部**(preamble part)

EthernetやIEEE802.3フレームの先頭に位置するクロック同期のためのトレーラ部分で“1”と“0”の交互繰り返しパターンが続く．Ethernetではその長さは7オクテット(56ビット)と規定されている．

● **フレーム開始部**(Start Frame Delimiter)

EthernetやIEEE802.3フレームのプリアンブル部に続く部分で，送信先アドレス部の開始を示す1オクテット(8ビット)長のフィールドである．パターンは“10101011”である．

〈図6-3〉(1) OSI モデルと IEEE802.3LAN モデル



〈図6-4〉(1) IEEE 802.3 転送フレーム・フォーマットとアドレス・フォーマット



	プリアンブル	フレーム開始	送信先アドレス	送信元アドレス	データ長	データ領域	フレーム・チェック
オクテット数	7	1	6 (2)	6 (2)	2	46～1500	4

$G(X)=X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^{8}+X^{7}+X^{5}+X^{4}+X^{2}+X+1$

a) IEEE802.3転送フレーム・フォーマット



I/G : 固有アドレスか同報アドレスかを示すビット
"0" は固有アドレス(MACアドレス)
"1" は同報アドレス(マルチキャスト・アドレス)
注 : アドレスの全ビットが "1" の場合は一斉同報(ブロードキャスト)
U/L : グローバル管理アドレスかローカル管理アドレスかを示すビット
"0" はグローバル管理アドレス(IEEE登録管理)
"1" はローカル管理アドレス
注 : 同報アドレスにも IEEE登録管理がある

b) IEEE802.3転送アドレス・フォーマット
(送信先アドレス/送信元アドレス)

多くのハードウェアでは，オクテット・パターンの検出ではなく，最後の連続した "1" の検出でその代用としているので，現実的には62ビットのプリアンブル部に2ビットのフレーム開始部(SFD部)という解釈もある．

● **SFD**

[同] →フレーム開始部

● **送信先アドレス部**(destination address)

Ethernet や IEEE802.3 フレームの送信先アドレス(宛先アドレス)を示すための48ビット長のフィールドである．このアドレスは一般には MAC アドレスと呼ばれている．

● **DA**

[同] →送信先アドレス部

● **送信元アドレス**(source address)

Ethernet/IEEE802.3 フレームの送信元アドレスを示すための48ビット長のフィールドである．

● **SA**

［同］→送信元アドレス

● **MACアドレス**(Media Access Control address)

物理アドレスとも呼ばれる．EthernetやIEEE802.3では48ビットの長さで定義され，最初の24ビットがメーカ固有の番号である．このメーカ固有の番号はOUIとも呼ばれ，その登録管理はIEEEが行っている．各メーカは自社の番号を取得後，残りの24ビット部分を自己管理する．

MACアドレスの唯一性が保証されることは非常に重要なので，通常のLAN機器ではROMまたはEPROMにMACアドレスを格納して，不用意に変更されることを防いでいる．

MACアドレスは，**00-40-41-84-2B-2C**または**00：40：41：84：2B：2C**のように16進表記を使い，オクテットごとに区切った形式で表現する．

● **物理アドレス**

［同］→MACアドレス

● **OUI**(Organizationally Unique Identifier)

MACアドレスの最初の24ビット．IEEEによって承認されたメーカ固有の番号である．その最新登録情報は，info.stds.oui@ieee.orgあてに電子メールを送ると，自動応答で送られてくる．

また，http://standards.ieee.org/regauth/oui/index.htmlでもOUIに関するいろいろな情報を得ることができる．

● **データ長部**(data length field)

データ・フィールドの有効データ長をオクテット単位で指定する2オクテット(16ビット)のフィールドである．ネットワーク上には上位オクテットから送信される．

このフィールドはIEEE 802.3とEthernetの代表的な違いの一つである．Ethernetでは，このフィールドはプロトコルを指定するタイプ・フィールドだった．

プロトコルのタイプ定義は，すべてデータの最大長である1500オクテットより大きい値となっているので，両者の共存が可能であると同時に，このフィールドを使用して両者の区別も可能である．

● **タイプ・フィールド**(type field，EtherType)

IEEE 802.3のフレーム形式定義におけるデータ長部は，Ethernetではプロトコルを指定するためのタイプ・フィールドとして定義されている．例えばインターネット標準であるIPプロトコルは0x800である．

各プロトコルのタイプ定義もIEEEで管理されており，http://standards.ieee.org/regauth/ethertype/type-pub.htmlでその登録内容を参照することができる．具体的なタイプ定義の関連情報としては，

http://www.cavebear.com/CaveBear/Ethernet/

http://andrew2.andrew.cmu.edu/rfc/rfc1700.html

などが参考になる．

● **パッド**(pad)

EthernetやIEEE802.3のフレームには，46オクテットから1500オクテットまでの大きさのデータを格納することができるが，そのデータ

長が46オクテットに満たない場合は，ダミー・データを付加して46オクテットになるように補正し，最少フレーム長を確保する．この補正のためのダミー・データをパッドと呼んでいる．

パッド・パターンには，とくに規定がなく，任意のパターンが使用できるが，通常は“0”を使用する．

● **PAD**

［同］→パッド

● **フレーム・チェック部**(frame check sequence)

フレームの伝送誤り検出用に付加される4オクテット(32ビット)のフィールドで，バースト誤り検出能力が高いといわれているAutoDIN II多項式によって生成されたCRC値が格納される．CRCの計算範囲は，送信先・送信元アドレス部，データ長部，データ部(PAD含む)である．受信側でも同様のアルゴリズムでCRC値を計算して比較し，一致しない場合はエラー・フレームとして廃棄される．


● **FCS**

［同］→フレーム・チェック部

● **コリジョン**(collision)

フレーム送信時のフレーム衝突のこと．二つ以上のネットワーク機器が同時に送信を開始すると，メディア共有型のLANであるEthernet

〈図6-5〉(1) フレーム送信処理のフロー



では衝突が発生し，送信フレームは壊れてしまう．

● CSMA/CD(Carrier Sense Multiple Access with Collision Detection)

Ethernetの心臓部ともいうべきもので，フレームの送信処理および衝突発生時の再送処理のアルゴリズムの総称である．

図6-5にその処理フローを示す．以下，流れを整理して説明する．

(1) 上位層からデータを受け取り，送信フレームに加工する．このとき，必要に応じてPADデータを付加した後，フレームのCRC値を計算してフレーム・チェック部に設定する．

(2) ほかの通信ノードが物理層を使用中の場合は，送信待機状態となる．(Carrier Sense)

(3) 物理層が空いて送信可能になっても，すぐには送信できない．所定のフレーム間隔(InterFrame Gap)を確保するために規定時間(9.6 μs) 待ってから送信を開始し，フレームをシリアル・ビット列として物理層に送出する．

(4) 送信中に衝突を検出した場合でも，フレームの送出はすぐには停止されない．衝突状態をほかのノードでも確実に検出できるようにするためにジャム(Jam)と呼ばれる特殊なパターンに切り替え，それを32ビット分送出する．ジャムのパターンに特別な規定はないが，ジャム直前までの転送フレームのCRC値に一致するものであってはならない．

(5) 衝突発生時には，規定のアルゴリズムに基づいて再送を試みる．MAC部における再送は最大16回であり，16回連続で衝突が発生した場合には，上位層へ送信失敗が報告される．


次に，衝突発生時の再送処理のアルゴリズムについて説明する．

EthernetやIEEE 802.3では，再送処理アルゴリズムに，再送信間隔に上限を設けた台形型バイナリ・エクスポーネンシャル・バックオフ(truncated binary exponential backoff)が採用されており，再送信間隔Tはスロット・タイム(51.2 μs)を基準に以下の式で表現される．

再送信間隔　T [μs] = 51.2 × n

整数nは$0 \leqq n < 2^k$の範囲からランダムに選択する．ただし，kは衝突回数で最大値は10である．

〈図6-6〉[1] 衝突発生時の再送待ち時間



このアルゴリズムでは，物理層が混み合って衝突が増加してきた場合に，衝突フレームの平均再送間隔を指数関数的に増加することによってその衝突確率を減らす．ただし，再送間隔の上限は衝突回数が10回以降は同一とする規定なので，システムとしての最大再送待ち時間は52.4 ms(＝51.2 μs × 1023)となる．一方，衝突回数が1～2回程度と少ない場合には，その平均再送時間は短く，あまり待たずに送信を開始することができる．

図6-6にこのアルゴリズムにおける再送信間隔と衝突回数の関係を示す．衝突回数によって物理層の混み具合を想定し，再送信の確率を変動させながらそれに対応する優れたアルゴリズムである．これにより，混雑時には物理層の衝突確率が減って，その利用率が向上し，非混雑時には衝突による再送遅延が小さくなるように調整されるので，ここでも利用率が向上する．

● **SQE**(Signal Quality Error)

衝突検出信号．MAUで検出された衝突がAUIのCI回路に10MHzの信号として現れる．

● **SQEテスト信号**(Signal Quality Error test signal)


衝突検出回路の正常動作を確認するために，MAUにはテスト回路が設けられている．このテスト回路が「有効」になっている場合には，フレーム転送直後にフレーム間ギャップの時間を利用して擬似衝突信号がMAUから発生されるが，この擬似衝突信号をSQEテスト信号と呼んでいる．

EthernetではCPT信号またはハート・ビート信号と呼ばれていたものと同じものである．ただし，その発生タイミングは，**図6-7**のようにEthernetとIEEE802.3で少し異なっている．

SQE信号は，MAUから端末側に対してだけ発行される信号なので，同軸ケーブルなどの通信メディア自体には何の影響も及ぼさずネットワークに対する悪影響もないが，リピータだけは例外である．リピータに接続するMAUのSQEテストを絶対に「有効」にしてはいけない．リピータはその機能として，衝突発生時には各ポートにジャム信号を送出する．リピータにSQEテスト信号が入力されると，このジャム信号が発生し，ネットワークのトラフィック状況が極端に悪化してしまう．

なお，10BASE-Tのハブは，リピータの一種である．10BASE-Tのハブのアウトプット…

〈図6-7〉[1] SQEテスト信号のタイミングの違い



そのMAUのSQEテスト機能を「禁止」状態にしておくこと．

● **CPT信号**(Collision Presence Test signal)

[同] →SQEテスト信号

● **ハート・ビート信号**(heart beat signal)

[同] →SQEテスト信号

● **リピータ**(repeater)

リピータはネットワークの各セグメントを物理層で接続するもので，基本的には転送フレーム波形の再生・再送出を行うアンプのようなものである．通信媒体上を伝わってきた信号は，波形が歪んだり，減衰したり，ほかのノイズの影響を受けたりして劣化しているのが当然である．リピータはこの劣化した信号をもう一度正規の状態に再生する．

プリアンブル部は，消失ビットを補って通常は56ビット(7オクテット)で再生する．また，96ビット長以下のフレームを受信した場合は，ジャム・パターンを補い96ビット長のフレームとして出力する．

リピータによってネットワークの距離の延長や10BASE5，10BASE2，10BASE-Tなどの異種通信媒体の相互通信も可能になる．

● **キャプチャ効果**(capture effect)

Ethernetでは衝突発生時の再送処理アルゴリズムに起因して発生する可能性のある現象で，公平であるべき送信アクセス件の調停が，ある端末に偏る効果のことである．

連続して送信可能なたくさんの送信フレームをもった2台のネットワーク端末を想定してほしい．この2台が同時に送信を開始したとする．すると衝突が発生するが，うまくいけば次の回，悪くても数回の衝突の後にはどちらかの端末が送信権を得て送信に成功する．ここで送信に成功した端末をA，衝突送信待ちにある端末をBとしよう．

送信に成功した端末Aは次のフレームの送信を開始し，これが衝突送信待ち状態にある端末Bと再び送信アクセス権で競合する．ところがEthernetにおける再送調停アルゴリズムでは衝突回数の多い端末の平均待ち時間は長くなってしまう．結果として，新規にフレームの転送を開始した端末Aのほうが，衝突再送待ちを繰り返している端末Bより，送信アクセス権を得る確率が高いのである．ここで再び端末Aが送信アクセス権を得ると端末Bは衝突回数が累積してしまって，さらに送信アクセス権を得難い状況に追いやられてしまう．これが繰り返されると，結果として端末Aは，端末Bより優先的なアクセス権をもってしまう．


このキャプチャ効果が実際の環境でどの程度意味をもつのかはケース・バイ・ケースである．また，従来はパソコンなどの能力不足により，キャプチャ効果が発生する確率は低かったのだが，パソコンの能力の向上につれてその発生確率は高まっている．

物理層接続インターフェース

● **AUI**(Attachment Unit Interface)

Ethernetではトランシーバ・ケーブル周りのインターフェース規格

〈図6-8〉[1] AUIインターフェース信号



ピン番号	信号名	機能
3	DO-A	MAUへの送信データ信号A
10	DO-B	MAUへの送信データ信号B
11	DO-S	送信データ信号のシールド
5	DI-A	MAUからの受信データ信号A
12	DI-B	MAUからの受信データ信号B
4	DI-S	受信データ信号のシールド
7	CO-A	MAUへの制御信号A
15	CO-B	MAUへの制御信号B
8	CO-S	MAUの制御信号のシールド
2	CI-A	MAUからの制御信号A
9	CI-B	MAUからの制御信号B
1	CI-S	MAUからの制御信号のシールド
6	VC	コモン電源
13	VP	直流電源供給用
14	VS	電源シールド
シェル	PG	保護グラウンド

に相当する．Ethernetでトランシーバと呼ばれるMAUとネットワーク端末間のインターフェースである．その信号名と機能を**図6-8**に示す．AUIにおける最大ケーブル長は50 mと規定されている．

● **トランシーバ**

［参］→MAU

● **マンチェスタ符号**(Manchester code)

EthernetやIEEE802.3で採用されているシリアル伝送時の符号化手法である．

マンチェスタ符号はデューティ50％のクロック信号を基本とし，前半がHレベルで後半がLレベルの場合をデータ"0"(CD0)，前半がLレベルで後半がHレベルの場合をデータ"1"(CD1)として符号化するもので，データ列からクロックを再生することが可能である．符号化例を**図6-9**に示す．


● **MII**(Medium Independent Interface)

10BASE規格のAUIに相当するもので，100BASE規格における物理層との接続インターフェースである．受信用/送信用にそれぞれ独立して，4ビット幅のデータ・バスおよびクロックが用意されている．


クロックの速度切り替えによって，10BASEおよび100BASEの双方に対応することができ，100BASE対応時のクロックは25 MHz(＝100 M × 1/4)になる．

MIIにはデータ転送以外にも管理用のシリアル・データ・バス(クロ

〈図6-9〉[1] マンチェスタ符合化の例



〈図6-10〉[1] 10BASE5のシステム構成例



ックとデータの2線式)が設けられており，これを通して物理層を管理することができる．例えば，物理層の種別判断やリンク状態の確認，オート・ネゴシエーションの動作設定などが可能である．

● **GMII**(Giga bit Medium Independent Interface)

[参] →1000BASE

● **オート・ネゴシエーション**(auto negotiation)

[参] →リンク・パルス

● **N-Way**

[参] →リンク・パルス

物理層

● **MAU**(Medium Attachment Unit)

Ethernetではトランシーバと呼ばれていたもので，物理的なネットワーク媒体に接続するためのインターフェース機器である．

10BASE5用，10BASE2用，10BASE-T用，10BASE-F用などネットワーク媒体に対応した各種MAUが存在する．MAUの機器側のインターフェースはAUIである．

● **10BASE5**(テン・ベース・ファイブ)

図6-10に10BASE5のシステム構成例を示す．

基本的には本来のEthernetそのものだが，10BASE2と区別するためにThick-Ethernetと呼ばれることもある．通常はイエロー・ケーブルと呼ばれる外径約1cmで特性インピーダンス50Ωの同軸ケーブル(**表6-2**)を通信媒体として使用する．

最近では，黄色以外のカラー・バリエーションも豊富になってきており，セグメント別の色分けも可能である．また，リピータなしの場合の最大セグメント長は500mで，1セグメント当たりの最大接続MAU数は100台である．

● **Thick-Ethernet**

[同] →10BASE5

● **10BASE2** (テン・ベース・ツー)


図6-11に10BASE2のシステム構成例を示す．

10BASE5より柔軟性のある細い同軸ケーブルを使用し，機器側に搭

〈表6-2〉[1] Ethernet / IEEE 802.3関連のケーブル仕様

	10BASE5 同軸ケーブル	10BASE2 同軸ケーブル	AUI ケーブル
特性インピーダンス	50Ω±2Ω	50Ω±2Ω	78Ω±5Ω
減衰量	10MHz時，500m長で8.5dB以下	10MHz時，185m長で8.5dB以下	10MHz時，50m長で3dB以下
伝搬速度 c=30万km/s(光速)	0.77c以上	0.65c以上	0.65c以上
位相ジッタ	500m端で，±7ns以下	185m端で，±7ns以下	50m端で，±1ns以下
その他	PVCジャケット外径：10.287±0.178mm FEPジャケット外径：9.525±0.254mm	PVCジャケット外径：4.9±0.3mm FEPジャケット外径：4.8±0.3mm RG-58-A/U，RG-58-C/U	電源用導線抵抗：40mΩ/m以下

〈図6-11〉[1] 10BASE2のシステム構成例



載されるインターフェースを直接同軸ケーブルに接続することでコスト・ダウンを狙ったものである．インターフェース側にMAUを内蔵することがほとんどだが，AUIインターフェースを備えた単独MAUも存在する．

安価ということからCheaper-Netと呼ばれたり，10BASE5に比較して細い同軸ケーブルを使用することからThin-Ethernetと呼ばれたりもする．

10BASE2では，RG-58/U系の同軸ケーブルを使用し，同軸ケーブルへの接続にはBNCコネクタを使う．ネットワークから端末の分岐ポイントには通常T字形のBNCコネクタを使用するが，最近はF字形やE字形などのバリエーションがある．

同軸ケーブルの特性インピーダンスは10BASE5の場合と同じく50Ωで，リピータなしの場合の最大セグメント長は185mである．また，最少ケーブル長(DTE間)は0.5mで，1セグメント当たりの最大接続MAU数は30台である．

● **Cheaper-Net**

[同] →10BASE2


● **Thin-Ethernet**

[同] →10BASE2

● **1BASE5**(ワン・ベース・ファイブ)

AT&T社が製品化したStarLANとして知られている．ツイスト・

〈図6-12〉[1]
10BASE-Tのシステム構成例



ペア線を通信媒体に使用しており，10BASE-Tの前身ともいうべき存在だが，通信速度が1 Mbpsと低速なので，現在ではすでに役目を終えたネットワーク技術である．

● **10BASE-T**(テン・ベース・ティー)

図6-12に10BASE-Tのシステム構成例を示す．

電話線として使われているツイスト・ペア線を通信媒体に使用し，ハブと呼ばれるマルチポート・リピータを中心にネットワークを構成する．

配線が容易なこと，安価なこと，10BASE5などと違って個々の機器およびポートの不良がネットワーク全体に波及し難いなどの点が評価されて，爆発的に普及している．

10BASE-Tのセグメント長は最大100 mである．10BASE-Tのセグメントはリンク・セグメントなので，ハブ(リピータ)は4段まで接続可能であり，収容端末数の多いネットワークを比較的容易に構成することができる．

● **10BASE-F**(テン・ベース・エフ)

光ファイバを通信媒体に使用するもので，IEEE802.3では，10BASE-FL，10BASE-FB，10BASE-FPの3種の形態が規格化されている．

10BASE-FL以外は特殊なものなので，製品もほとんど存在しないのが現状である．10BASE-FLの最大セグメント長は2 kmなので，長距離間の接続に使用する．


末尾のアルファベットはそれぞれL(Link)，B(Backbone)，P(Passive star coupler)を意味している．

● **リンク・パルス**(link pulse)

[参] →リンク・テスト

10BASE-T特有の機能である．データを送信していない状態でも定期的にTD信号上にリンク・パルスと呼ばれるパルス信号を送出することによって，セグメントの接続状態を監視するリンク・テスト機能が提供されている．**図6-13**にリンク・パルス波形を示す．

100BASE-T規格では，リンク・パルスの仕様を拡張して10BASE-T



〈図6-13〉[1] リンク・パルス信号の波形テンプレート

と100BASE-Tの区別が自動的にできる機能がオプションとして採用されている．この機能はオート・ネゴシエーションまたはN-Wayと呼ばれている．

● ジャバ機能(jabber，jabber lockup protection)

何らかの障害により，MAUやリピータがデータを長時間送信しっぱなしになってしまう状態を回避するためにジャバと呼ばれる機能をハードウェアで実装している．

送信時間を監視し，所定時間を超過した場合は強制的に送信を停止するためのものである．規定による制限時間はMAUの場合で最少20 ms/最大150 ms，リピータの場合で最少4 ms/最大7.5 msになっている．

このジャバ保護状態はDO回路が所定期間アイドル状態になるまで継続し，この期間はジャバ解除時間(unjab time)と呼ばれる．ジャバ解除時間は，MAUで0.5 ± 0.25 s，リピータでは最小9.6 μs/最大11.6 μsと規定されている．

● リンク・テスト(link test)

[参] →リンク・パルス

リンク・テストは，10BASE-Tのセグメントが正しく接続されていることを確認するために設けられている機能で，10BASE-Tの特徴の一つである．


10BASE-TのMAUは，接続を確認するためにRD回路上のフレーム・データおよびリンク・パルスを監視する．もし所定の期間，データもリンク・パルスも受信しなかった場合は，MAUはリンク・テスト・フェイル状態(link test fail)になる．この待ち時間はリンク・ロス時間(link loss time)と呼ばれ，50～150 msの間と規定されている．

リンク・テスト・フェイル状態では，TD回路およびDI回路ともアイドル状態になるが，フレーム・データを受信するか，またはリンク・パルスを所定回数連続受信すると，リンク・テストのパス状態(link test pass)に移行する．このリンク・パルスの連続受信回数は，2以上10以下と規定されている．


● Link Integrity Test

[同] →リンク・テスト

〈図6-14〉(1) 10BASE-Tのモジュラ・コネクタとクロス接続



(a) 10BASE-T用コネクタの信号
(b) 端末(MAU)用MDIコネクタ
(c) ツイスト・ペア・リンク・セグメント・コネクタ



(d) 端末(MAU)同士はクロス・ケーブルで接続 (e) ハブ-端末(MAU)間はストレート・ケーブルで接続

● **RJ45**

10BASE-Tや100BASE-TXで使用する8ピンのモジュラ・コネクタである．そのピン配置と接続例を**図6-14**に示す．

10BASE-Tではツイスト・ペア線によるクロス接続でMAUどうしの通信が可能だが，ハブと端末(MAU)間ではストレート・ケーブル接続のほうが便利なので，ハブ側は内部でクロス接続にしておくのが普通である．このように内部でクロス接続を施したモジュラ・コネクタ・ポートには“X”を表示しなければならない．

● **モジュラ・コネクタ**

［参］→RJ45

● **UTPケーブル**(Unshelded Twisted Pair cable)

シールドされていないツイスト・ペア線ケーブル．

● **STPケーブル**(Shelded Twisted Pair cable)

シールドされたツイスト・ペア線ケーブル．

● **カテゴリ5**(category 5)

ツイスト・ペア線は，その通信速度に応じて等級分けされており，その等級をカテゴリと呼んでいる．

カテゴリ5は最上級に位置し，最近のネットワーク配線にはほとんどカテゴリ5が使用されている．カテゴリ分けを**表6-3**に示す．

〈表6-3〉(1) 非シールド・ツイスト・ペア線(UTP)のカテゴリ

TIA/EIAカテゴリ	定　義	用　途
カテゴリ1	電話用途向けでデータ用途には向かない	電話機（音声）
カテゴリ2	4 Mbpsまでのデータ転送可能	T-1 (1.544 Mbps) ISDN
カテゴリ3	10 Mbpsまでのデータ転送可能 （16 MHzまでの伝送特性，100Ω）	10BASE-T，ISDN，電話機（音声）4 Mbps Token-Ring
カテゴリ4	16 Mbpsまでのデータ転送可能 （20 MHzまでの伝送特性，100Ω）	16 Mbps Token-Ring
カテゴリ5	100 Mbpsまでのデータ転送可能 （100 MHzまでの伝送特性，100Ω）	100BASE-T，100BASE-VG ATM

ツイスト・ペア線における重要な特性は，減衰量と近端漏話減衰量(NEXT)である．減衰量は信号レベルに影響し，近端漏話減衰量はノイズのおもな原因になる．この両者の比はSCRと呼ばれ，伝送路のSN比を想定するうえでの一つの指針となる．SCRは周波数が高くなるにつれて減少する傾向にあり，これによって使用上限周波数が決まる．

● **SCR**(Signal to Cross Talk Ratio)

伝送路における減衰量と近端漏話減衰量の比．

● **NEXT**(Near End Cross Talk)

[参] →カテゴリ5

近端漏話減衰量．

高速ネットワーク

● **100BASE**(ひゃくベース)

100BASE系はFast Ethernetとも呼ばれ，通信速度が100 Mbpsの高速ネットワークである．通信媒体としては，TX，FX，T4，T2の4形態が規格化されている．

TXはカテゴリ5のツイスト・ペア線を2対，FXは光ファイバを1対，T4はカテゴリ3のツイスト・ペア線を4対，T2はカテゴリ3のツイスト・ペア線を2対を使用する．T4およびT2は既存の古い電話線の利用を想定して規格化されているが，放射ノイズを低減するために複雑な送信処理回路が必要になることやカテゴリ5ケーブルの低価格化が作用して，製品化はほとんど進んでいないのが現状である．

また，物理層レベルの技術には先行して存在していたFDDIの技術が流用されている．また，AUIに相当するものとして，MIIが採用され，4ビット単位でデータの送受信が行われる．

100BASEでは高速になったぶん衝突検出のための時間制限が厳しく，リピータによるネットワーク拡張は2段までに限定されている．100BASEの最大セグメント長は100BASE-TXで100 m，100BASE-FXで412 m(リピータを経由しない場合の最大値．全二重動作の場合はこの制限は受けない)である．また，リピータもその遅延時間によってクラスIおよびクラスIIの二つにクラス分けされており，クラスIIのリピータでは遅延が大きいためリピータの多段接続は許されていない．

● **Fast Ethernet**

[参] →100BASE

● **FDDI**(Fiber Distributed Data Interface)

FDDIはANSI X3T9.5委員会(現在のX3T12)によって規格が制定された光ファイバを使うトークン・リング方式のLANである．データ速度は100 Mbpsで，高速LANの先駆け的製品となったが，高価なためにおもにネットワークのバックボーンとしての利用がほとんどである．

FDDIでは，そのリング構造が二重化されており，ネットワークの信頼性向上が図られている．後には，コストダウンを目的としてそのツイスト・ペア線版のTPDDIが規格化され，その物理層技術が100BASE-TXに応用されている．

● **1000BASE**(せんベース)

1000BASE系はギガ・ビットEthernetとも呼ばれ，通信速度が1000 Mbpsと Fast Ethernetよりさらに高速なネットワークである．

その物理層レベルの技術には，既存のファイバ・チャネルの技術が流用されており，2対のシールド平衡ケーブルを使用するCX，短波長レーザを使用するSX，長波長レーザを使用するLXの規格化が進んでおり，カテゴリ5のツイスト・ペア線を使用する1000BASE-Tの規格化も予定されている．また，1000BASEではAUIに相当するものとしてGMIIが採用され，8ビット単位でデータの送受信が行われる．

1000BASEでは高速になったぶん衝突検出のための時間制限がさらに厳しくなり，キャリア拡張やフレーム・バーストなどの手法により，擬似的にフレーム長を長くして衝突検出の時間を稼ぐ手法が取られている．また，フレーム・サイズそのものをEthernetの標準より大きくしたジャンボ・フレームの採用も検討されている．

1000BASEの最大セグメント長は，1000BASE-CXで25 m，1000BASE-LX/SXでは316 mである．なお，これらはリピータを経由しない場合の最大値であり，全二重動作の場合はこの制限を受けない．

● **100VG-AnyLAN**(ひゃくブイ・ジー・エニー・ラン)

IEEE802.12でDPAM(Demand Priority Access Method)として規格化されたLAN方式の一般名称である．単にVGとかAnyLANとだけ呼ぶ場合もある．VGというのはVoice Gradeの略で，構内電話回線などの音声品質レベル(カテゴリ3相当)のツイスト・ペア線が通信媒体として利用できることを意味している．

特徴は送信要求の調停権がすべてハブ側で管理されていることにある．ハブは各端末からの送信要求をモニタし，特定の端末にだけ送信許可を与える．各端末は1回の送信要求で1パケットしか送信できない．送信許可はラウンド・ロビン手法で管理されているので，各端末のアクセス権は公平に管理される．ただし，DPAMという名称が示すように，送信要求には2段階の優先レベルが設けられており，優先レベルの高い送信要求のほうが先に処理される．これはEthernetにはない特徴である．

また，100VG-AnyLANのハブではスイッチング・ハブと同じように接続されている端末のMACアドレスが学習されており，余分なトラフィックを減らすよう工夫されている．

通信フレーム形式として，802.3(Ethernet)および802.5(トークン・リング)の両フレーム形式をサポートしているのも本方式の特徴で，AnyLANの由来である．

◆参考・引用*文献◆

(1)*後藤昭彦/片山秀士/嶋村信宏/福島晴海/園元達；トランジスタ技術1996年7月号，特集 イーサネットのハードウェア，pp.240～320，CQ出版㈱

(2)小岩由美子；100VG-AnyLANのアーキテクチャ，トランジスタ技術1996年8月号，pp.371～382，CQ出版㈱．

(3)The Ethernet A Local Area Network ; Specifications Version 2.0, Xerox

corp.
(4) ISO/IEC8802-3 : 1993(E) ANSI/IEEE Std 802.3, 1993 edition.
(5) Charles Spurgeon ; Ethernet Configuration Guidelines, Peer-to-Peer Communications.
(6) Howard W. Johnson ; FAST ETHERNET, Prentice-Hall, ISBN 0-13-352643-7.
(7) Jayant Kadambi, Ian Crayford, etc. ; Gigabit Ethernet, Prentice-Hall, ISBN 0-13-913286-4.
(8) IEEE Standards On-Line 802 List (http://www.standards.ieee.org/catalog/olis/gr_lanman.html)
(9) Ethernet Home Page (http://wwwhost.ots.utexas.edu/ethernet/ ethernet-home.html)
(10) "Connectivity Knowledge Platform : Ethernet" (http://www.mouse.demon.nl/ckp/lanwan/ieee8023.htm)
(11) "Ethernet Network Question and Answers" (http://netman.cit.buffalo.edu/FAQs/ethernet.faq)
(12) "Ethernet Codes master page" (http://www.cavebear.com/CaveBear/Ethernet/)
(13) "IEEE OUI and company_id Assignments" (http://standards.ieee.org/regauth/oui/index.html)
(14) "EtherType Field Public Assignments" (http://standards.ieee.org/regauth/ethertype/type-pub.html)
(15) "RFC1700 : Assigned Numbers" (http://andrew2.andrew.cmu.edu/rfc/rfc1700.html)
(16) "シスコム㈱ LAN関連技術情報コーナー" (http://www.kumagaya.or.jp/~syscom/sys_tech.html)

◆第7章の参考・引用*文献◆

(1) Analog Devices Inc. ; Analog-Digital Conversion Handbook.
(2) Analog Devices Inc. ; Data Converter Reference Manual.
(3) Analog Devices Inc. ; High Speed Design Techniques.
(4) Analog Devices Inc. ; CMOS DAC Application Guide.
(5) Analog Devices Inc. ; Data Converter Seminar Note.
(6) *宮崎 仁 ; A-D変換…バリエーションとアプリケーション，トランジスタ技術 1996年2月号，pp.224～227，CQ出版㈱.
(7) *植前敏行 ; 逐次比較型A-Dコンバータの使い方，トランジスタ技術 1996年2月号，pp.228～239，CQ出版㈱.
(8) *藤森弘己 ; 高速A-D変換の方式と回路設計，トランジスタ技術 1996年2月号，pp.240～253，CQ出版㈱.
(9) *大貫昭則 ; ΔΣ方式の特徴とその性能，トランジスタ技術 1996年2月号，pp.254～271，CQ出版㈱.

第7章

A-D, D-A, *V-F*, *F-V*, サンプル&ホールド
A-D/D-Aコンバータ

服部 明/渡辺 明禎/宇仁 茂義

一般
A-D
D-A
S&H

一般

● **A-Dコンバータ**(Analog to Digital converter)

アナログ信号をディジタル信号に変換するもの．おもな種類と特徴を**図7-1**に示す．

● **D-Aコンバータ**
(Digital to Analog converter)

ディジタル・データをアナログ値に変換して出力するもの．ここでいうディジタル・データとは一般的に“0”と“1”のロジック信号で，アナログ値とは電圧信号や電流信号を指す．基本的には，入力ディジタル値に比例したアナログ電圧出力やアナログ電流出力が得られる．おもな種類と特徴を**図7-2**に示す．

● **ADC**
[同]→A-Dコンバータ

● **DAC**(ダック)
[同]→D-Aコンバータ


● **リファレンス電圧**(reference voltage)

基準電圧．A-D変換やD-A変換の基準となる電圧．

● V_{ref}(ブイレフ)
[同]→リファレンス電圧


● ***V-F*コンバータ**(Voltage to Frequency converter)

電圧周波数変換器．信号を長距離伝送する際，アナログ信号で伝送



〈図7-1〉[6]
A-Dコンバータの分類と特徴

〈図7-2〉
D-Aコンバータの分類



すると ノイズなどが途中で混入し，信号品質が劣化することがある．そこでアナログ信号を電圧に比例した周波数に変換することにより，よりノイズに強いディジタル信号で伝送しようとするものである．

● *F-V*コンバータ(Frequency to Voltage converter)

*V-F*コンバータにより周波数に変換された信号を元のアナログ信号に変換するもの．通常は専用ICで構成できる．

● コンパレータ(comparator)

比較器．図7-3のように二つの入力端子にアナログ電圧を与え，大きさを比較するのに使う．出力には比較結果に応じてHレベルかLレベルの信号が出力される．つまりコンパレータは，アナログ入力をディジタル信号に変換する機能をもっているので，単純なA-Dコンバータといえる．

● 符号化(encode)

アナログ信号をディジタル信号に変換すること．変調ともいう．


● 復号化(decode)

ディジタル信号をアナログ信号に変換すること．復調ともいう．


● 標本化(sampling)

サンプリングともいう．図7-4(b)に示すように，時間方向に均等に

〈図7-3〉コンパレータの動作



〈図7-4〉[9] 標本化と量子化



区切り，標本点(区切ったところ)の電圧値を取り出すこと．取り出された信号はPAM(パルス振幅変調)信号という．

● **量子化**(quantize)

図7-4(c)に示すように，電圧方向に区切ること．

● **サンプリング定理**(sampling theorem)

標本化定理ともいう．「入力信号として最大周波数f_{MAX}までの交流信号をA-D変換したのち，これをD-A変換して戻したとき，原信号が忠実に再生できるためには，少なくとも$2f_{MAX}$以上のサンプリング周波数fSでサンプリングする必要がある」という定理．

例えば電話の場合f_{MAX} = 3.2 kHz，f_S = 8 kHz，CDの場合f_{MAX} = 20 kHz，f_S = 44.1 kHz，テレビの場合f_{MAX} = 4.2 MHz，f_S = 14.318 MHzを採用している．

周波数fの交流信号をサンプリング周波数f_Sでサンプリングする場合のもっとも基本的な定理．目的信号の周波数の少なくとも2倍の周波数以上でサンプリングしないと現信号の情報が失われる．

例えば100 kHzの信号なら，200 kHz以上のサンプリング・レートでサンプリングし，A-D変換する必要がある．

● **ナイキストの定理**(Nyquest's theorem)

［同］→サンプリング定理

● **量子化雑音**(quantization noise)

標本化され，量子化，符号化されたディジタル値を再びアナログ信号に戻したとき，入力信号との間で生じる差のこと．

理想的なA-Dコンバータでも，連続量が不連続なディジタル・データに変換されるので，量子化による誤差が生じる．nビットのA-Dコンバータで変換する場合，合計2^n個の段階のデータに分けられることになり，各段階の途中の値は隣り合う上か下の値に丸められる．したがって量子化には本質的に1/2LSBの誤差が生じる．

● **ナイキスト帯域幅**(Nyquest band width)

サンプリング周波数の1/2の周波数に相当する帯域幅．

● **ナイキスト周波数**(Nyquest frequency)

サンプリング周波数の1/2の周波数．


● **エイリアシング**(aliasing)

サンプリング周波数をf_Sとしたとき，入力信号の周波数（f_{IN}）がナイキスト周波数より大きいと，その信号周波数が$f_S - f_{IN}$として標本化されてしまうこと．例えばf_S = 44 kHz，f_{IN} = 30 kHzとすると，14 kHzの信号として標本化されてしまう．

● **エイリアシング・ノイズ**（aliasing noise）

［参］→❷ DSB

折り返し現象により信号の帯域内にナイキスト周波数以上の信号が入り込んでしまい，それが雑音となってしまうこと．**図7-5(a)**に示すように，標本化された信号はf_Sを搬送波としたDSBスペクトラムをもつ．信号周波数がナイキスト周波数より大きくなると，**図7-5(b)**に示すように，DSBスペクトラムが信号の帯域内に入り込み，エイリアシング・ノイズが発生する．



(a) $f_{MAX} < f_S/2$のとき

(b) $f_{MAX} > f_S/2$のとき

〈図7-5〉標本化信号のスペクトラム

● **折り返し現象**(folding phenomenon)

[同] →エイリアシング

● **折り返し雑音**(folding noise)

[同] →エイリアシング・ノイズ

●**アンチエイリアシング・フィルタ**(anti-aliasing filter)

折り返し雑音をなくす目的で，ナイキスト周波数以上の信号を除去するためのフィルタ．

● **オーバー・サンプリング**(over sampling)

[対] →アンダー・サンプリング

A-Dコンバータにおいて，ナイキスト周波数を越える周波数でサンプリングすること．

オーバー・サンプリングの程度が大きくなればなるほど信号の*SN*比は改善され，ダイナミック・レンジが広がる．2倍のオーバー・サンプリングで3dBの改善になる．

●**アンダー・サンプリング**(under sampling)

[対] →オーバー・サンプリング

ナイキスト周波数以下の周波数でサンプリングすること．ナイキストの定理から，現信号の情報は失われ，エイリアシングが起きるが，このエイリアシングを利用して高周波搬送波を検波するような目的で使われる．

なお，例えば100MHzの信号を10MHzでサンプリングする場合，A-Dコンバータの入力帯域幅は最大サンプリング・レートより広い入力帯域をもつ必要がある．

● ***SN*比**(Signal to Noise Ratio)

ナイキスト帯域幅内のノイズとフル・スケールの正弦波との比をとってdBで表したもの．雑音が量子化雑音だけの理想の場合，nビットで量子化したとき，

$$SNR\ [\mathrm{dB}] = 6.02\,n + 1.76$$

で表される．

● *SNR*

[同] → *SN*比

● *ENOB*(Effective Number Of Bits)

有効ビット数．実測したSN比S_mから次式で求める．

$$ENOB = (S_m - 1.76)/6.02$$

分解能nビットのA-Dコンバータを使った場合，理想正弦波のSN比は，$SNR = (6.02\,n + 1.76)$[dB]となる．この式を変換すると，

$$n = (SNR - 1.76)/6.02$$

となる．A-Dコンバータの実力SN比をFFTプロットから求めた後，この式から得られるビット数nを有効ビット数と呼ぶ．

● 有効ビット数

[同] → ENOB

● FS(Full Scale)

フルスケール．全範囲．

● 全高調波ひずみ(Total Harmonic Distortion)

高調波成分の実効値和と基本波の実効値との比をdB(%)で表現したもの．


D-Aコンバータの場合，入力にサイン波相当のデータを与え，出力波形を計測する．通常2次から5次程度までの高調波成分(v_2, v_3, v_4, v_5)の実効値の総和の相乗平均を求め，基本波の実効値(v_1)との比をdBで表す．


$$THD = 20\log\left(\frac{\sqrt{v_2^2 + v_3^2 + v_4^2 + v_5^2}}{v_1}\right)$$

A-Dコンバータの場合は入力に純粋で位相が安定した正弦波と，低グリッチで位相が安定したクロックを使って出力データをサンプリングする．サンプリングしたデータからFFTプロットを求め，基本波成分の実効値(v_1)とひずみ成分の実効値(v_2, v_3, v_4, v_5)の和の比によって算出する．

$$THD = 20\log\left(\frac{\sqrt{v_2 + v_3 + v_4 + v_5}}{v_1^2}\right)$$

〈図7-6〉FFTプロットの例





〈図7-7〉(7) 相互変調ひずみ

● ***THD***

［同］→全高調波ひずみ

● **ダイナミック・レンジ**(dynamic range)

nビットの場合の理想ダイナミック・レンジDの値は下式で与えられる．近似的には分解能を6倍すればよい．

$D = 20 \log_{10} 2^n$

たとえば10ビットの場合は約60 dBとなる．

$D = 20 \log_{10} 2^{10} \fallingdotseq 60.21$ [dB]

● **スプリアス・フリー・ダイナミック・レンジ**(spurious free dynamic range)

正弦波をA-D変換した結果をFFTプロットすると**図7-6**のような結果が得られる．このとき基本波成分の実効値と，DC成分以外でもっとも大きな値をもった成分の実効値との比をdBで表した値をいう．

● ***SFDR***

［同］→スプリアス・フリー・ダイナミック・レンジ

● **相互変調ひずみ**(inter-modulation distortion)

近接した二つの周波数の正弦波の間で起こる相互変調ひずみの度合を示すもの．相互変調は正弦波の周波数をf_1，f_2とした場合，A-Dコンバータの非線形要素により**図7-7**のように，


$mf_1 \pm nf_2$（ただし，m，$n = 0$，1，2，3，…）

の周波数のところに生じる．


● ***IMD***

［同］→相互変調ひずみ

〈図7-8〉(7) 理想的なA-Dコンバータの伝達関数



〈図7-9〉(7) 理想的ではないA-Dコンバータの伝達関数



● **マルチプレクサ**(multiplexer)

多数の入力信号の中から，一つずつ信号を切り替えて，A-D コンバータに信号を伝達するもの．A-D コンバータ一つで多チャネル入力が得られるので，コストの小さいシステムが構築できる．

● **伝達関数**(transfer function)

横軸にアナログ信号の大きさ，縦軸に A-D 変換されたコードをとって，A-D 変換コードのアナログ信号に対する依存性をプロットしたもの．**図7-8** に理想の場合の A-D 変換器の伝達関数を示す．

● **ミッシング・コード**(missing code)

アナログ信号を A-D 変換した際，出力されないコード．**図7-9** のように微分非直線性が大きすぎるため，あるコードが示すアナログ範囲が広すぎ，ほかのコードの範囲のアナログ信号を間違えてコード変換してしまうためにおきる．

● **単調性**(monotonisity)

アナログ入力の大きさを増加させたときに，A-D 変換コードにミッシング・コードがなく，かつコードが単調に増加していくことをいう．

● **モノトニック**

[同] →単調性

● **微分非直線性**(differential non linearity)

実際のコード幅と理想的な 1LSB との差．

D-A コンバータの場合，入力ディジタル・コードの隣(－1LSB または＋1LSB)の値を入力した場合，理想的には 1LSB 相当の出力変化が得られるはずである．この理想的変化量と実際の変化量の偏差を LSB 単位で表したのが，微分直線性である．

A-D コンバータの場合，従来からのスタティックな特性をおもな応用とするような場合は，実際に正確に直線変化をするアナログ信号(積分波形)を入力して出力のディジタル・コードの変化を観測して規定している．ダイナミック特性を重視した高速 A-D コンバータでは，正弦波を入力して出力のヒストグラムを取って規定をしていることがある．

● ***DNL***

[同] →微分非直線性

● **積分非直線性**(integral non linearity)

エンド・ポイント法において，コードの中心と理想直線との間のずれの最大値．

● ***INL***

[同] →積分非直線性

● **エンド・ポイント法**(end point method)

ゼロ(オフセット)とフル・スケールのエラーを 0 に設定して直線性を規定する方法．

● **オフセット・エラー**(offset error)

[同] →オフセット誤差

理想の伝達関数が平行移動している場合の，その変化分．

● **ゲイン・エラー**(gain error)

〈表7-1〉
各種コードの対応

10進	サイン＋マグニチュード	2の補数	オフセット・バイナリ	1の補数
+7/8	0111	0111	1111	0111
+6/8	0110	0110	1110	0110
+5/8	0101	0101	1101	0101
+4/8	0100	0100	1100	0100
+3/8	0011	0011	1011	0011
+2/8	0010	0010	1010	0010
+1/8	0001	0001	1001	0001
+0	0000	0000	1000	0000
−0	1000	(0000)	(1000)	1111
−1/8	1001	1111	0111	1110
−2/8	1010	1110	0110	1101
−3/8	1011	1101	0101	1100
−4/8	1100	1100	0100	1011
−5/8	1101	1011	0011	1010
−6/8	1110	1010	0010	1001
−7/8	1111	1001	0001	1000
−8/8		(1000)	(0000)	

[同] →ゲイン誤差

理想の伝達関数の傾きからずれている度合い．

● **MSB**(Most Significant Bit)

最上位ビット．1/2（$= 2^{-1}$）の重みをもつビット．

● **LSB**(Least Significant Bit)

最下位ビット．2^{-n}の重みをもつビット．nビット符号のもっとも下位にあたる．

ディジタル値のバイナリ・データのLSBはD-AコンバータやA-Dコンバータの最小分解能である．D-Aコンバータでは，この値より細かく出力を可変することはできない．

● **分解能**(resolution)

分解能nビットのコンバータの場合，実際にはミニマム・スケールからフル・スケールの間のレンジを2^nに分割したアナログ値の入出力が可能となる．

例えば分解能8ビットの場合は$2^8 = 256$分割である．

● **変換コード**(conversion code)

入力信号が単一極性(例えば0～＋5V)の場合は，ストレート・バイナリで表すことができるが，両極性の場合はサイン・ビットを表現しなければならないので，数種類の変換コードが使われる．

サイン・プラス・マグニチュード・コード，オフセット・バイナリ，2の補数コード，1の補数コードなどがある．これらを**表7-1**に示す．

● **サイン・プラス・マグニチュード・コード**(sign plus magnitude code)

[参] →変換コード

● **オフセット・バイナリ**(offset binary)

[参] →変換コード

● **2の補数コード**(2's complement code)

[参] →変換コード

● **1の補数コード**(1's complement code)

［参］→変換コード

● **PWM**(Pulse Width Modulation)

入力信号の振幅とキャリア信号(三角波)の振幅をコンパレータで比較し，2値化する方式．量子化ひずみが多いという欠点がある．

● **パルス幅変調**

［同］→PWM

● **PDM**(Pulse Density Modulation)

入力信号の振幅に応じて，方形波の密度が変化する方式．符号化にΔΣ変調器を使う．量子化ひずみが小さい、不要輻射が小さいなどの特徴がある．

● **パルス密度変調**

［同］→PDM

● **クロストーク**(crosstalk)

隣接チャネルへの漏洩．あるチャネルで発生する最大振幅の信号を与えた場合に，隣のチャネルへ与える影響をdB単位で表す．

A-D コンバータ


● **積分型A-Dコンバータ**(integrating type A-D converter)

積分器を使って入力電圧に比例する時間幅を作り，この時間を一定速度でカウントしてディジタル値を得る方式．高精度のものが得やすいが，変換速度が遅いので，おもに直流信号の変換に使われる．


● **二重積分型A-Dコンバータ**(double integrating type A-D converter)

図7-10に示すように，まず信号を一定時間積分し，次に基準電圧を逆方向に積分し，積分電圧が0になるまでの時間に比例したディジタル値を得る方式．このようにすると，増幅器の温度ドリフト，オフセッ

〈図7-10〉(6) 二重積分型A-Dコンバータの構成



〈図7-11〉(7)
逐次比較型A-Dコンバータの構成



ト，クロックなどによる誤差を補正できる．

● 二重傾斜型A-Dコンバータ(dual slope type A-D converter)

［同］→二重積分型A-Dコンバータ

● デュアル・スロープ型A-Dコンバータ

［同］→二重積分型A-Dコンバータ

● 逐次比較型A-Dコンバータ(succesive approximation type A-D converter)

図7-11に示すように，コンパレータ，nビットのD-A変換器，逐次比較レジスタ(SAR；Succesive Approximation Register)，制御部から構成される．

まずD-A変換器のMSBだけを1にし(残りは0)入力信号と比較する．入力信号のほうが大きければMSB = 1が，小さければMSB = 0が決定できる．次にMSBより一つ小さい位のビットを1にして同様に決定する．これをnビット回繰り返し，最後にLSBを決定すれば変換終了となり，このときのD-A変換器のディジタル・データがA-D変換結果となる．

A-D変換中に入力信号が変動すると，正確なA-D変換結果は得られないので，必ず入力信号をサンプル＆ホールドする必要がある．

● SAR型A-Dコンバータ(Succesive Approximation Register type A-D converter)

［同］→逐次比較型A-Dコンバータ

● Δ型A-Dコンバータ(delta type A-D converter)

ΔΣ型A-Dコンバータの積分器のないもので，直流の変換はできない．あまり使われない．

● ΔΣ型A-Dコンバータ

(delta sigma type A-D converter)

図7-12に示すように，ΔΣ型変調器により入力電圧を1ビットで量子化して時間情報をもつビット・ストリーム信号に変換する．これをディジタル・フィルタで処理して，ディジタル値を出力する方式．中速で高分解能である．

● ΣΔ型A-Dコンバータ(sigma delta type A-D converter)

［同］→ΔΣ型A-Dコンバータ


● デルタ・シグマ型A-Dコンバータ


［同］→ΔΣ型A-Dコンバータ

● ΔΣ型変調器(delta sigma type modulator)


アナログ信号を積分器に入力し，その出力をA-D変換しビット・ストリーム信号に変換する．これをD-Aコンバータでアナログにし，入力に一種の負帰還をかけると，積分器の入力は入力信号とディジタル

〈図7-12〉ΔΣ型A-Dコンバータの構成






〈図7-13〉[8]
全並列型A-Dコンバータの構成



〈図7-14〉[8]
直並列型A-Dコンバータの構成

〈図7-15〉パイプライン型A-Dコンバータの構成



変換された信号の誤差であり，これが0になるようにディジタル出力が出るようになる．このような変調器をΔΣ型変調器という．

実際に16ビット以上の変換精度を得るためには動作クロックが数GHz必要であるが，ビット・ストリーム信号をデシメーション・フィルタなどで処理することにより，クロックを数MHzに落としても，変換精度が落ちないようにする．

● **フラッシュ型A-Dコンバータ**(flash type A-D converter)

［同］→全並列型A-Dコンバータ

● **全並列型A-Dコンバータ**(full flash type A-D converter)

図7-13に示すように，多数のコンパレータを並べて，全ビットを同時に比較するA-Dコンバータ．高速でサンプル＆ホールドが不要という特徴があるが，回路規模が大きくなるので低分解能のものしかない．

● **直並列型A-Dコンバータ**(series parallel type A-D converter)

サブ・レンジング方式ともいう．**図7-14**に示すように，低分解能の並列型コンバータとD-Aコンバータを並べて，複数回の電圧比較でディジタル値を得る方式．まず，上位数ビットをA-D変換し，その結果に相当する電圧を入力電圧から引いて，残りの電圧をさらにA-D変換するものである．

● **サブ・レンジング型A-Dコンバータ** (sub-ranging type A-D converter)

[同] →直並列型A-Dコンバータ

● **サンプリングA-Dコンバータ**(sampling A-D converter)

サンプル＆ホールド回路，またはトラック＆ホールド回路を内蔵したA-Dコンバータ．逐次比較型，直並列型A-Dコンバータに多い．

● **パイプライン型A-Dコンバータ**(pipeline type A-D converter)

最近の高速A-Dコンバータでよく使われている方式．**図7-15**のように数段のA-DコンバータとD-Aコンバータを直列につなぎ，その接続点にサンプル＆ホールド回路がある．この方式は，一つのデータの変換が終わってから次の変換が始まるという従来のコンバータとは異なり，クロックごとに次々と入力データが取り込められて変換が行われる．


実際の変換には数クロック分の時間がかかっている．各段で上位ビット順に処理されていく．最初の段で元の入力信号(アナログ)の上位数ビット分がA-D変換され，このA-D変換結果のディジタル・データを再度D-A変換して元の値から差し引く．この減算結果のアナログ値は次段の手前のサンプル＆ホールドに保持される．このときに入力段のサンプル＆ホールドには次の信号がホールドされるのである．

このように順次処理されるため，出力は段数分に相当するクロックだけ遅れて出力される（**図7-16**)．しかし，いったん処理が始まると，次から次へとクロックごとに絶え間なくデータを得ることができる．つまり1段のA-D変換レートの数倍のレートでデータが得られる．

● **レーザ・トリミング**(LASER trimming)

一般に，A-Dコンバータ，D-Aコンバータは高精度を得るために精密な抵抗などが必要になる．しかし，ICを製造するプロセスにおいていろいろな要素が加わり，高精度な部品を作ることは困難である．そ

〈図7-16〉パイプライン型A-Dコンバータのデータ出力タイミング



こで，でき上がったICの特性から一部のパターンなどをレーザで切断し，性能をあげようとすること．

● **変換時間**(conversion time)

アナログ値をディジタル値に変換するのにかかる時間．A-Dコンバータにスタート信号を与えてから，出力データが揃って取り出せる準備が整うまでの時間をいう．通常はmsやμsなどの単位で表す．変換時間の短いA-Dコンバータほど高速処理が可能である．

● **変換レート**(conversion rate)

単位時間あたりの変換繰り返し回数．入力信号をA-D変換するレート．サンプリング速度．

通常はMspsやkspsで表される．つまりこの値の最大値により，A-Dコンバータの出力データが最速どれくらいのスピードで順次取り出せるのかがわかる．


● **Msps**(Mega samples per second)

［参］→変換レート


● **ksps**(kilo samples per second)

［参］→変換レート


〈図7-17〉乗算型D-Aコンバータによるディジタル制御アッテネータ



〈図7-18〉*R*-2*R*抵抗ネットワークによるD-Aコンバータ



〈図7-19〉セトリング時間



● **レシオメトリック**(ratiometric)

リファレンス外付けのタイプのA-Dコンバータでは出力データはリファレンスの安定度に依存する.

リファレンスが変動した場合, データもそれに比例して変動する. このことをレシオメトリックであるという. この現象を利用して, 例えば入力信号が電源電圧の変動の影響を受ける場合, リファレンスに同じ電源を使って, 入力の変動とリファレンスの変動を比例させ変動による誤差を最小限にする使い方がある.

D-A コンバータ

● **乗算型D-Aコンバータ**(multipling D-A converter)

入力ディジタル値とリファレンス値を乗算したアナログ値が出力として得られるD-Aコンバータ. バイポーラ型でリファレンス信号も正と負が可能な場合は4象限乗算が可能となる. **図7-17**の応用にはこのタイプのD-Aコンバータが便利である.

● ***R*-2*R*抵抗**(アール・ツー・アールていこう)

抵抗値がR [Ω] と2×*R* [Ω] の抵抗からなる抵抗網. 2種類の抵抗値を作り上げればよいことからIC化に適している. また**図7-18**に示すように一定電圧のリファレンスを与えた場合, 各枝に流れる電流値がビットに応じた値になることからD-Aコンバータに適している.

● **バイポーラ出力**(bipolar output)

[対] →ユニポーラ出力

おもに電圧出力型のD-Aコンバータにおいて, 負電圧も正電圧も出力できるもの.

● **ユニポーラ出力**(unipolar output)

[対] →バイポーラ出力

おもに電圧出力型のD-Aコンバータにおいて, 負電圧または正電圧のどちらかの電圧範囲しか出力できないもの.

● **セトリング・タイム**(settling time)

入力ディジタル信号に, ステップ出力が得られるような変化を与えた場合の出力応答に関わる値で, **図7-19**のように入力データが変化した後, 出力値が目標値の許容範囲(±0.5LSB)に到達するまでの時間.

● **オフセット誤差**(offset error)

[同] →オフセット・エラー


おもにスタティック特性においてミニマム・スケールのディジタル・コードを入力した場合, アナログ出力は理想的にはミニマム・フルスケールの値にならなくてはならないが, 現実にはずれが生じる. このずれをオフセット誤差と呼ぶ.

● **ゲイン誤差**(gain error)


[同] →ゲイン・エラー

理想的な出力範囲と実際に出力されるアナログ範囲との誤差 (**図7-20**). 通常はLSBを単位として表記する. 理想的には入力ディジタル値と出力アナログ値はマイナス・フル・スケールからフル・スケールに

〈図 7-20〉
オフセット誤差とゲイン誤差



〈図 7-21〉エンド・ポイント・ラインとベスト・ストレート・ライン



至るまで直線的に一致しなければならない．

● **非直線性**(non linearity)

理想直線との誤差．表示方法は**図 7-21** のような二つがある．

一つは，オフセット調整とゲイン調整をした後の出力特性にもっともフィットする直線である「ベスト・ストレート・ライン」と理想直線が最大どの程度ずれるかを表す方法．

もう一つは，校正後マイナス・フルスケールとプラス・フルスケールの出力ポイント同志を結んだ直線である「エンド・ポイント・ライン」が理想直線と最大どの程度ずれるかを表す方法．

いずれも通常はLSBを単位として表記する．最近はこのような表記のないD-Aコンバータが多く見られる．代わりに積分非直線性(*INL*)と微分非直線性(*DNL*)が多く使われる．

● **モノトニシティ**(monotonicity)

［参］→モノトニック

単調増加性．入力を増加していった場合，出力が減少方向に変化しないこと．

D-Aコンバータの入力ディジタル値を1LSBごとに徐々に増加した場合，理想的には出力値もそれに応じて増加していくはずだが，実際には必ずしもそうならないことがある．モノトニックならば，出力は増加するか，一定(変化なし)のままである．


● **絶対精度**(absolute accuracy)

入力に対する出力の誤差．オフセット誤差，ゲイン誤差や直線性誤差を総合的に合わせて評価した値になる．非直線性と同様に，最近はこのような表記を見かけない．


● **相対精度**(relative accuracy)

オフセットやゲインを校正した後での理想値との偏差．この値は積

〈図7-22〉電流出力型D-Aコンバータのコンプライアンス電圧



〈図7-23〉デグリッチャ回路



分非直線性に相当する．

● **コンプライアンス電圧**(compliance voltage)

図7-22のように電流出力型D-Aコンバータの電流出力を電圧出力に変換するために負荷抵抗を外付けした場合に，D-Aコンバータの最大出力電流時に得られる電圧値．一般的にこの電圧はD-Aコンバータの電源電圧を越えることはできない．したがって負荷抵抗の最大値が決まる．

● **デグリッチャ**(deglitcher)

グリッチを取り除く回路．高速出力を得る場合，入力データの切り替え時に出力波形に多少のグリッチ(glitch)と呼ばれるスパイク電圧が発生する．もっとも大きなグリッチはもっとも多くの内部スイッチが同時に切り替わる条件で発生する．これはディジタル・データのちょうど中間値，例えば8ビットの場合は，0111111が1000000に変わるようなときに起こる．

このようなグリッチは後段のフィルタで取り除きづらいので，取り除くための専用回路を設ける．**図7-23**のように高速のサンプル＆ホールドを使う回路が一般的である．

サンプル＆ホールド


● **サンプル＆ホールド**(sample and hold)

入力信号をサンプル(標本化)したのち，その値を一定にホールド(保持)する回路．

● **S＆H**

[同] →サンプル＆ホールド

〈図7-24〉
サンプル&ホールド
回路の特性



● **トラック・アンド・ホールド**(track and hold)

サンプル&ホールドとほぼ同じ．入力信号につねに追従し，A-D変換中だけホールドする．

● **T&H**

[同] →トラック&ホールド

● **ピーク・ホールド**(peak hold)

入力信号中のもっとも大きい値，またはもっとも低い値を一定にホールド(保持)する回路．

● **アパーチャ時間**(aperture time)

図7-24に示すように，サンプル・モードからホールド・モードに切り替えたとき，動作がホールド・モードになるまでサンプル動作を続ける時間．

● **アパーチャ・ジッタ**(aperture jitter)

アパーチャ時間が入力信号の大きさにしたがって毎回ばらつくこと．

● **セトリング・タイム**(settling time)

図7-24に示すように，信号がトランジェントな乱れを生じたのち，安定し許容値内に入るまでの時間．

● **整定時間**

[同] →セトリング・タイム

● **アクイジション時間**(acquisition time)

図7-24に示すように，ホールド・モードからサンプル・モードに切り替えたとき，ホールド・キャパシタに充電し許容値内に入るまでの時間．

● **フィード・スルー**(feed through)

ホールド時に入力信号がどのくらい出力に現れるかを示したもの．この値は少ないほどよい．

● **ドループ**(droop)

ホールド・キャパシタやバッファ・アンプなどのリーク電流によるホールド電圧の変化．これはキャパシタの容量にも依存する．単位はmV/msやμV/μsで表す．


◆第7章の参考・引用文献は第6章に記載◆

お役に立ちマス トランジスタ技術









〒170-8461
東京都豊島区巣鴨1-14-
CQ出版株式会社